设为首页 收藏本站
在线咨询 切换到宽版
eetop公众号 创芯大讲堂 创芯人才网

 找回密码
 注册

手机号码，快捷登录

手机号码，快捷登录

搜帖子
EETOP 创芯网论坛 (原名：电子顶级开发网)»论坛 › IC 设计及制造（半导体、微电子） › 数字IC设计【ASIC|IC前端|FPGA】 › 数字IC设计资料(IC前端|FPGA|ASIC) › 状态机的经典教材FSM-Based Digital Design Using Veril ...
12345678910... 47下一页
返回列表 发新帖
楼主: like027

状态机的经典教材FSM-Based Digital Design Using Verilog HDL

[复制链接]
yadog
发表于 2008-11-11 13:13:54 | 显示全部楼层
support
回复 支持 反对

使用道具 举报

hongwb
发表于 2008-11-11 16:18:07 | 显示全部楼层
3x a lot!
EETOP创芯人才网简历投递入口
回复 支持 反对

使用道具 举报

发表于 2008-11-12 20:23:12 | 显示全部楼层
Thanks for sharing!
回复 支持 反对

使用道具 举报

发表于 2008-11-13 17:01:43 | 显示全部楼层
Thanks for sharing!
回复 支持 反对

使用道具 举报

发表于 2008-11-13 17:03:01 | 显示全部楼层
好东西
EETOP创芯人才网简历投递入口
回复 支持 反对

使用道具 举报

发表于 2008-11-14 00:26:51 | 显示全部楼层
谢谢楼主了！！！
EETOP创芯人才网职位发布入口
回复 支持 反对

使用道具 举报

发表于 2008-11-14 00:29:24 | 显示全部楼层
坚决的顶！！
EETOP创芯人才网简历投递入口
回复 支持 反对

使用道具 举报

laobo
发表于 2008-11-14 22:35:02 | 显示全部楼层
要下就要顶
EETOP创芯人才网职位发布入口
回复 支持 反对

使用道具 举报

create
发表于 2008-11-15 19:11:27 | 显示全部楼层
谢谢！！！
EETOP创芯人才网简历投递入口
回复 支持 反对

使用道具 举报

create
发表于 2008-11-15 19:12:57 | 显示全部楼层
谢谢！
回复 支持 反对

使用道具 举报

下一页 »
12345678910... 47下一页
返回列表 发新帖
高级模式
B Color Image Link Quote Code Smilies
您需要登录后才可以回帖 登录 | 注册

本版积分规则

关闭

站长推荐 上一条 /1 下一条

X

手机版| 小黑屋| 关于我们| 联系我们| 隐私声明| EETOP 创芯网
( 京ICP备:10050787号 京公网安备:11010502037710 )

GMT+8, 2025-7-20 14:25 , Processed in 0.157818 second(s), 4 queries , Gzip On, Redis On.

eetop公众号 创芯大讲堂 创芯人才网
快速回复 返回顶部 返回列表