设为首页 收藏本站
在线咨询 切换到宽版
eetop公众号 创芯大讲堂 创芯人才网

 找回密码
 注册

手机号码，快捷登录

手机号码，快捷登录

搜帖子
EETOP 创芯网论坛 (原名：电子顶级开发网)»论坛 › IC 设计及制造（半导体、微电子） › Analog/RF IC 设计 › Analog/RF IC 资料共享 › VerilogA model to measure the DNL & INL of ADC
1 ...234567891011... 13下一页
返回列表 发新帖
楼主: kevinwjs

VerilogA model to measure the DNL & INL of ADC

[复制链接]
liuhuigino
发表于 2012-9-29 17:09:06 | 显示全部楼层
xiexie thanks
回复 支持 反对

举报

liutongi351
发表于 2012-10-19 12:41:27 | 显示全部楼层
正需要用，，，谢谢
回复 支持 反对

举报

wuxi2006
发表于 2012-11-15 09:49:58 | 显示全部楼层
victory: :victory
回复 支持 反对

举报

小蝌蚪
发表于 2013-6-6 21:12:24 | 显示全部楼层
希望能有帮助
回复 支持 反对

举报

likellychen
发表于 2013-9-5 16:07:03 | 显示全部楼层
GGGGGGGGGGGGGGGGGGGGGGGG
回复 支持 反对

举报

cdting
发表于 2014-2-27 22:41:56 | 显示全部楼层
感謝 ~~~
回复 支持 反对

举报

markhorrow
发表于 2014-2-27 22:56:05 | 显示全部楼层
非常感谢提供！
回复 支持 反对

举报

lccchc
发表于 2014-6-5 20:23:08 | 显示全部楼层
这个是库里面自带的Veriloga代码吧，里面只是有计算方法，不知道是输入信号时ramp ，还是sine。
回复 支持 反对

举报

ralphtw
发表于 2014-6-9 18:07:25 | 显示全部楼层
good small tool !
回复 支持 反对

举报

ralphtw
发表于 2014-9-24 16:23:57 | 显示全部楼层
small program !
回复 支持 反对

举报

下一页 »
1 ...234567891011... 13下一页
返回列表 发新帖
高级模式
B Color Image Link Quote Code Smilies
您需要登录后才可以回帖 登录 | 注册

本版积分规则

手机版| 小黑屋| 关于我们| 联系我们| 隐私声明| EETOP 创芯网
( 京ICP备:10050787号 京公网安备:11010502037710 )

GMT+8, 2025-5-29 22:20 , Processed in 0.124636 second(s), 3 queries , Gzip On, Redis On.

eetop公众号 创芯大讲堂 创芯人才网
快速回复 返回顶部 返回列表