设为首页收藏本站

在线咨询切换到宽版

eetop公众号

创芯大讲堂

创芯人才网

快捷导航

搜帖子

EETOP 创芯网论坛 (原名：电子顶级开发网)»论坛 › IC 设计及制造（半导体、微电子） › Analog/RF IC 设计 › Analog/RF IC 资料共享 › VerilogA model to measure the DNL & INL of ADC

1 ... 5 6 7 8 91011 12 13 / 13 页下一页

返回列表发新帖

楼主: kevinwjs

VerilogA model to measure the DNL & INL of ADC

发表于 2016-2-7 22:26:32 | 显示全部楼层

VerilogA model to measure the DNL & INL of ADC

回复支持反对

发表于 2016-5-26 16:57:45 | 显示全部楼层

谢谢楼主！！

回复支持反对

发表于 2016-5-27 15:03:49 | 显示全部楼层

非常感謝～～～～

回复支持反对

发表于 2016-7-13 15:20:58 | 显示全部楼层

多谢~

回复支持反对

发表于 2016-7-13 20:57:35 | 显示全部楼层

回复 1# kevinwjs

Thanks very much...

回复支持反对

发表于 2016-7-26 17:16:06 | 显示全部楼层

thank you

回复支持反对

发表于 2016-10-3 09:12:00 | 显示全部楼层

非常感謝~~~~

回复支持反对

发表于 2017-1-17 03:03:04 | 显示全部楼层

这个东西就比较方便了~~~

回复支持反对

发表于 2017-1-17 12:59:13 | 显示全部楼层

谢谢分享

回复支持反对

发表于 2017-9-20 13:50:40 | 显示全部楼层

看看怎么测试的

回复支持反对

1 ... 5 6 7 8 91011 12 13 / 13 页下一页

返回列表发新帖

手机版| 小黑屋| 关于我们| 联系我们| 隐私声明| EETOP 创芯网
( 京ICP备:10050787号京公网安备:11010502037710 )

GMT+8, 2025-5-29 22:51 , Processed in 0.170132 second(s), 4 queries , Gzip On, Redis On.

eetop公众号

创芯大讲堂

创芯人才网

快速回复 返回顶部 返回列表