设为首页收藏本站

在线咨询切换到宽版

eetop公众号

创芯大讲堂

创芯人才网

快捷导航

搜帖子

EETOP 创芯网论坛 (原名：电子顶级开发网)»论坛 › IC 设计及制造（半导体、微电子） › IC测试与可测性 › 资料区 › 减少数字集成电路测试时间的扫描链配置.pdf ...

123 / 3 页下一页

返回列表发新帖

楼主: xianxiao

减少数字集成电路测试时间的扫描链配置.pdf

发表于 2008-10-16 21:28:55 | 显示全部楼层

thanks

回复支持反对

发表于 2008-10-19 00:35:57 | 显示全部楼层

了解一下

回复支持反对

发表于 2008-11-2 09:37:51 | 显示全部楼层

支持，谢谢。

回复支持反对

发表于 2008-12-25 16:48:40 | 显示全部楼层

好东西~!~

回复支持反对

发表于 2008-12-29 14:49:24 | 显示全部楼层

回复支持反对

发表于 2009-3-24 17:06:15 | 显示全部楼层

正在研究扫描链

回复支持反对

发表于 2009-4-13 03:35:26 | 显示全部楼层

謝謝樓主發帖，頂上去。
謝謝樓主共享，頂上去。
謝謝樓主共享，頂上去。

回复支持反对

发表于 2010-2-11 21:29:47 | 显示全部楼层

楼主好人啊，下来看看

回复支持反对

发表于 2010-2-11 21:39:45 | 显示全部楼层

这个也很好啊？

回复支持反对

发表于 2010-2-12 00:57:14 | 显示全部楼层

good data, thx

回复支持反对

123 / 3 页下一页

返回列表发新帖

手机版| 小黑屋| 关于我们| 联系我们| 隐私声明| EETOP 创芯网
( 京ICP备:10050787号京公网安备:11010502037710 )

GMT+8, 2025-5-28 04:41 , Processed in 0.133177 second(s), 3 queries , Gzip On, Redis On.

eetop公众号

创芯大讲堂

创芯人才网

快速回复 返回顶部 返回列表