设为首页收藏本站

在线咨询切换到宽版

eetop公众号

创芯大讲堂

创芯人才网

快捷导航

搜帖子

EETOP 创芯网论坛 (原名：电子顶级开发网)»论坛 › IC 设计及制造（半导体、微电子） › 数字IC设计【ASIC|IC前端|FPGA】 › 数字IC设计资料(IC前端|FPGA|ASIC) › verilog一些简单的例子（含testbench）

1 2 345 6 7 8 9 10 ... 13 / 13 页下一页

返回列表发新帖

楼主: saintgang

verilog一些简单的例子（含testbench）

发表于 2010-4-14 21:47:53 | 显示全部楼层

DDDDDDDDDDDD

回复支持反对

发表于 2010-4-14 22:55:44 | 显示全部楼层

正在研究此區塊感激萬分

回复支持反对

发表于 2010-4-14 23:09:30 | 显示全部楼层

正在研究此區塊感激萬分

回复支持反对

发表于 2010-4-14 23:27:04 | 显示全部楼层

好东西，多谢LZ分享了

回复支持反对

发表于 2010-4-15 07:32:44 | 显示全部楼层

多謝分享

回复支持反对

发表于 2010-4-15 07:48:53 | 显示全部楼层

多謝分享

回复支持反对

发表于 2010-4-15 08:39:26 | 显示全部楼层

谢谢楼主！

回复支持反对

发表于 2010-4-22 09:33:08 | 显示全部楼层

谢谢，非常感谢

回复支持反对

发表于 2010-4-24 19:05:37 | 显示全部楼层

看看希望能够复杂点的

回复支持反对

发表于 2010-4-24 22:00:05 | 显示全部楼层

先下载下来了，，谢谢楼主！！

回复支持反对

1 2 345 6 7 8 9 10 ... 13 / 13 页下一页

返回列表发新帖

手机版| 小黑屋| 关于我们| 联系我们| 隐私声明| EETOP 创芯网
( 京ICP备:10050787号京公网安备:11010502037710 )

GMT+8, 2025-5-28 02:42 , Processed in 0.139925 second(s), 5 queries , Gzip On, Redis On.

eetop公众号

创芯大讲堂

创芯人才网

快速回复 返回顶部 返回列表