设为首页收藏本站

在线咨询切换到宽版

eetop公众号

创芯大讲堂

创芯人才网

快捷导航

搜帖子

EETOP 创芯网论坛 (原名：电子顶级开发网)»论坛 › IC 设计及制造（半导体、微电子） › 数字IC设计【ASIC|IC前端|FPGA】 › 数字IC设计资料(IC前端|FPGA|ASIC) › verilog一些简单的例子（含testbench）

1 ... 5 6 7 8 91011 12 13 / 13 页下一页

返回列表发新帖

楼主: saintgang

verilog一些简单的例子（含testbench）

发表于 2012-10-4 16:41:41 | 显示全部楼层

感谢，学习tb写法

回复支持反对

发表于 2012-10-9 15:43:39 | 显示全部楼层

很好的资料，我需要好好的学习！

回复支持反对

在路上。。。

发表于 2013-6-3 21:11:01 | 显示全部楼层

看看吧

回复支持反对

发表于 2013-6-3 21:49:18 | 显示全部楼层

谢谢分享

回复支持反对

在路上。。。

发表于 2013-6-3 21:50:26 | 显示全部楼层

好东西，看看吧

回复支持反对

发表于 2014-2-20 19:54:36 | 显示全部楼层

借鉴了学习了

回复支持反对

发表于 2015-2-28 10:37:31 | 显示全部楼层

下了，谢谢分享

回复支持反对

发表于 2015-3-2 14:12:23 | 显示全部楼层

我是初学者看一看

回复支持反对

发表于 2015-3-13 17:09:06 | 显示全部楼层

maybe helpful to me

回复支持反对

发表于 2015-7-7 21:17:43 | 显示全部楼层

回复 1# saintgang

thanks

回复支持反对

1 ... 5 6 7 8 91011 12 13 / 13 页下一页

返回列表发新帖

手机版| 小黑屋| 关于我们| 联系我们| 隐私声明| EETOP 创芯网
( 京ICP备:10050787号京公网安备:11010502037710 )

GMT+8, 2025-6-5 08:35 , Processed in 0.102998 second(s), 3 queries , Gzip On, Redis On.

eetop公众号

创芯大讲堂

创芯人才网

快速回复 返回顶部 返回列表