设为首页收藏本站

在线咨询切换到宽版

eetop公众号

创芯大讲堂

创芯人才网

快捷导航

搜帖子

EETOP 创芯网论坛 (原名：电子顶级开发网)»论坛 › IC 设计及制造（半导体、微电子） › 后端设计 › 后端资料区 › 在cadence ADE中做数字(verilog)和模拟模块(spice)的混 ...

1 ... 9 10 11 121314 15 16 17 ... 18 / 18 页下一页

返回列表发新帖

楼主: opteronfx

在cadence ADE中做数字(verilog)和模拟模块(spice)的混合仿真tutorial

发表于 2011-5-23 14:02:13 | 显示全部楼层

VERY GOOD

回复支持反对

发表于 2011-6-29 20:11:04 | 显示全部楼层

Thanks a lot

回复支持反对

发表于 2011-6-29 22:08:26 | 显示全部楼层

好东西，支持

回复支持反对

发表于 2011-8-27 23:47:19 | 显示全部楼层

cadence goog cadence cadence cadence cadence cadence

回复支持反对

发表于 2011-8-28 12:55:18 | 显示全部楼层

好书！！

回复支持反对

发表于 2011-12-26 09:52:38 | 显示全部楼层

看看！！

回复支持反对

发表于 2011-12-26 23:41:31 | 显示全部楼层

好东西

回复支持反对

发表于 2012-3-2 10:03:49 | 显示全部楼层

that helps a lot

回复支持反对

发表于 2012-3-5 16:47:45 | 显示全部楼层

这么好，正好在找类似资料

回复支持反对

发表于 2012-3-28 16:48:10 | 显示全部楼层

好的，看看

回复支持反对

1 ... 9 10 11 121314 15 16 17 ... 18 / 18 页下一页

返回列表发新帖

手机版| 小黑屋| 关于我们| 联系我们| 隐私声明| EETOP 创芯网
( 京ICP备:10050787号京公网安备:11010502037710 )

GMT+8, 2025-6-3 15:55 , Processed in 0.114093 second(s), 3 queries , Gzip On, Redis On.

eetop公众号

创芯大讲堂

创芯人才网

快速回复 返回顶部 返回列表