设为首页收藏本站

在线咨询切换到宽版

eetop公众号

创芯大讲堂

创芯人才网

快捷导航

搜帖子

EETOP 创芯网论坛 (原名：电子顶级开发网)»论坛 › IC 设计及制造（半导体、微电子） › 后端设计 › 后端资料区 › 在cadence ADE中做数字(verilog)和模拟模块(spice)的混 ...

1 ... 7 8 9 101112 13 14 15 ... 18 / 18 页下一页

返回列表发新帖

楼主: opteronfx

在cadence ADE中做数字(verilog)和模拟模块(spice)的混合仿真tutorial

发表于 2010-11-1 22:15:44 | 显示全部楼层

看看，O(∩_∩)O谢谢

回复支持反对

发表于 2010-11-2 13:55:32 | 显示全部楼层

该学学了！PLL

回复支持反对

发表于 2010-11-22 11:43:10 | 显示全部楼层

回复支持反对

发表于 2010-11-22 12:23:44 | 显示全部楼层

回复支持反对

发表于 2010-11-22 12:29:43 | 显示全部楼层

回复支持反对

发表于 2010-11-23 12:10:11 | 显示全部楼层

不错必看之

回复支持反对

发表于 2010-11-23 16:29:19 | 显示全部楼层

谢谢分享！

回复支持反对

发表于 2010-12-29 14:34:30 | 显示全部楼层

先下下来学习。。

回复支持反对

发表于 2010-12-29 17:19:24 | 显示全部楼层

好啊斯蒂芬

回复支持反对

发表于 2010-12-30 20:58:08 | 显示全部楼层

看看，谢了

回复支持反对

1 ... 7 8 9 101112 13 14 15 ... 18 / 18 页下一页

返回列表发新帖

手机版| 小黑屋| 关于我们| 联系我们| 隐私声明| EETOP 创芯网
( 京ICP备:10050787号京公网安备:11010502037710 )

GMT+8, 2025-5-31 16:50 , Processed in 0.079900 second(s), 3 queries , Gzip On, Redis On.

eetop公众号

创芯大讲堂

创芯人才网

快速回复 返回顶部 返回列表