设为首页 收藏本站
在线咨询 切换到宽版
eetop公众号 创芯大讲堂 创芯人才网

 找回密码
 注册

手机号码，快捷登录

手机号码，快捷登录

搜帖子
EETOP 创芯网论坛 (原名：电子顶级开发网)»论坛 › IC 设计及制造（半导体、微电子） › 数字IC设计【ASIC|IC前端|FPGA】 › 数字IC设计讨论(IC前端|FPGA|ASIC) › FPGA无法从PROM中进行configure
12下一页
返回列表 发新帖
查看: 8311|回复: 12

FPGA无法从PROM中进行configure

[复制链接]
yinchb
发表于 2003-10-26 18:11:40 | 显示全部楼层 |阅读模式

马上注册，结交更多好友，享用更多功能，让你轻松玩转社区。

您需要 登录 才可以下载或查看，没有账号？注册

×
fpga：spartan2 2s30/tg144/-6/XST verilog
PROM：xc17s30apc
烧入.bit文件（用的是专门输入bit文件的软件），在烧录后已经set_reset_low
fpga的脉冲cclk一直存在，没有data输出，done为0，init为1，
证明没有从prom中读出配置信息。
是不是fpga和prom配置的不对？
是不是要进入bitgen进行对prom的配置？
应该怎样进入bitgen呢？
现在： bitgen report 如下，我没有改过（主要是不知道怎么改）
没有用到STARTUP block，
实际fpga的cclk为1.18MHz，好像与那个4MHz不符合吧？
Summary of Bitgen Options:
+----------------------+----------------------+
| Option Name          | Current Setting      |
+----------------------+----------------------+
| Compress             | (Not Specified)*     |
+----------------------+----------------------+
| Readback             | (Not Specified)*     |
+----------------------+----------------------+
| DebugBitstream       | No*                  |
+----------------------+----------------------+
| ConfigRate           | 4**                  |
+----------------------+----------------------+
| StartupClk           | Cclk**               |
+----------------------+----------------------+
| CclkPin              | Pullup**             |
+----------------------+----------------------+
| DonePin              | Pullup**             |
+----------------------+----------------------+
| M0Pin                | Pullup**             |
+----------------------+----------------------+
| M1Pin                | Pullup**             |
+----------------------+----------------------+
| M2Pin                | Pullup**             |
+----------------------+----------------------+
| ProgPin              | Pullup**             |
+----------------------+----------------------+
| TckPin               | Pullup**             |
+----------------------+----------------------+
| TdiPin               | Pullup**             |
+----------------------+----------------------+
| TdoPin               | Pullnone**           |
+----------------------+----------------------+
| TmsPin               | Pullup**             |
+----------------------+----------------------+
| UnusedPin            | Pulldown**           |
+----------------------+----------------------+
| GSR_cycle            | 6**                  |
+----------------------+----------------------+
| GWE_cycle            | 6**                  |
+----------------------+----------------------+
| GTS_cycle            | 5**                  |
+----------------------+----------------------+
| LCK_cycle            | NoWait**             |
+----------------------+----------------------+
| DONE_cycle           | 4**                  |
+----------------------+----------------------+
| Persist              | No*                  |
+----------------------+----------------------+
| DriveDone            | No**                 |
+----------------------+----------------------+
| DonePipe             | No**                 |
+----------------------+----------------------+
| Security             | None**               |
+----------------------+----------------------+
| UserID               | 0xFFFFFFFF**         |
+----------------------+----------------------+
| Gclkdel0             | 11111**              |
+----------------------+----------------------+
| Gclkdel1             | 11111**              |
+----------------------+----------------------+
| Gclkdel2             | 11111**              |
+----------------------+----------------------+
| Gclkdel3             | 11111**              |
+----------------------+----------------------+
| ActiveReconfig       | No*                  |
+----------------------+----------------------+
| ActivateGclk         | No*                  |
+----------------------+----------------------+
| PartialMask0         | (Not Specified)*     |
+----------------------+----------------------+
| PartialMask1         | (Not Specified)*     |
+----------------------+----------------------+
| PartialGclk          | (Not Specified)*     |
+----------------------+----------------------+
| PartialLeft          | (Not Specified)*     |
+----------------------+----------------------+
| PartialRight         | (Not Specified)*     |
+----------------------+----------------------+
| IEEE1532             | No*                  |
+----------------------+----------------------+
| Binary               | No**                 |
+----------------------+----------------------+
*  Default setting.
** The specified setting matches the default setting.
Block, report, 软件, 信息

相关帖子
回复

使用道具 举报

发表于 2003-10-26 18:18:17 | 显示全部楼层

FPGA无法从PROM中进行configure

你能确定prom里面已经烧录了信息么？还有你的fpga的配置mode是什么？
回复 支持 反对

使用道具 举报

yinchb
 楼主| 发表于 2003-10-26 18:24:53 | 显示全部楼层

FPGA无法从PROM中进行configure

烧录进去了，用软件的read功能显示success，
Pin M0，M1，M2：在bitgen中设置为pull up。我在fpga外部接了0，
不知道是不是应该设为Pull down？
回复 支持 反对

使用道具 举报

发表于 2003-10-26 19:31:17 | 显示全部楼层

FPGA无法从PROM中进行configure

PROM和FPGA的连接怎样？
PROM.DATA <--> FPGA.DIN
PROM.CCLK <--> FPGA.CCLK
PROM.CE   <--> FPGA.DONE
PROM.OE/RESET <--> FPGA.INIT_B
其中DONE信号上拉，INIT_B信号上拉。
不要是你的这些信号中有短路的吧？呵呵。
回复 支持 反对

使用道具 举报

发表于 2003-10-26 20:13:56 | 显示全部楼层

FPGA无法从PROM中进行configure

模式设置是主串行，没有什么问题。
有个地方需要注意一下，xc17s的OE/RESET脚是可设置有效电平的。而且默认情况下是高电平reset，这时候不能直接与init脚相接。（如你所测到的，init脚上是高，prom是reset状态）。所以你烧prom的时候一定要设置这个reset引脚为低有效，才能直接与init相连。不知道是不是这个问题，只是提醒一下。
EETOP创芯人才网简历投递入口
回复 支持 反对

使用道具 举报

yinchb
 楼主| 发表于 2003-10-27 07:45:04 | 显示全部楼层

FPGA无法从PROM中进行configure

那3个模式引脚：M0，M1，M2是不是应当设为float，而不是pull up？好像在说明中有一项：Preconfiguration Pull-ups 中带主串模式时为NO。
另外，那些Done，Program，CCLK的引脚是不是用默认值Pull－up就可以了？
EETOP创芯人才网职位发布入口
回复 支持 反对

使用道具 举报

发表于 2003-10-27 08:40:43 | 显示全部楼层

FPGA无法从PROM中进行configure

（1）3个模式管脚在ISE中设为pull up应该没有问题；
根据XILINX的建议：
（2）DONE信号需要在PCB上用330欧姆电阻上拉；
（3）INIT信号需要在PCB上用4.7K欧姆电阻上拉；
EETOP创芯人才网简历投递入口
回复 支持 反对

使用道具 举报

yinchb
 楼主| 发表于 2003-10-27 11:14:34 | 显示全部楼层

FPGA无法从PROM中进行configure

目前设置如下，仍旧不行。
PROM：XC17s30apc，烧录时选用xc17s30a的型号，
燒入的时.bin文件（因为软件上有文件格式为binary的选项）
设置set_RESET_low选项
INIT已经使用上拉电阻，
M0,M1,M2设为没有Pull-up
Done上没有用，所以姜DriveDONE设为Yes，及没有pull－up
仍旧只是fpga产生cclk，而数据无法读出，DONE不能置高。
设置BitGen如下：
Summary of Bitgen Options:
+----------------------+----------------------+
| Option Name          | Current Setting      |
+----------------------+----------------------+
| Compress             | (Not Specified)*     |
+----------------------+----------------------+
| Readback             | (Not Specified)*     |
+----------------------+----------------------+
| DebugBitstream       | No*                  |
+----------------------+----------------------+
| ConfigRate           | 5                    |
+----------------------+----------------------+
| StartupClk           | Cclk**               |
+----------------------+----------------------+
| CclkPin              | Pullup**             |
+----------------------+----------------------+
| DonePin              | Pullup**             |
+----------------------+----------------------+
| M0Pin                | Pullnone             |
+----------------------+----------------------+
| M1Pin                | Pullnone             |
+----------------------+----------------------+
| M2Pin                | Pullnone             |
+----------------------+----------------------+
| ProgPin              | Pullup**             |
+----------------------+----------------------+
| TckPin               | Pullup**             |
+----------------------+----------------------+
| TdiPin               | Pullup**             |
+----------------------+----------------------+
| TdoPin               | Pullnone**           |
+----------------------+----------------------+
| TmsPin               | Pullup**             |
+----------------------+----------------------+
| UnusedPin            | Pulldown**           |
+----------------------+----------------------+
| GSR_cycle            | 6**                  |
+----------------------+----------------------+
| GWE_cycle            | 6**                  |
+----------------------+----------------------+
| GTS_cycle            | 5**                  |
+----------------------+----------------------+
| LCK_cycle            | NoWait**             |
+----------------------+----------------------+
| DONE_cycle           | 4**                  |
+----------------------+----------------------+
| Persist              | No*                  |
+----------------------+----------------------+
| DriveDone            | Yes                  |
+----------------------+----------------------+
| DonePipe             | No**                 |
+----------------------+----------------------+
| Security             | Level1               |
+----------------------+----------------------+
| UserID               | 0xFFFFFFFF**         |
+----------------------+----------------------+
| Gclkdel0             | 11111**              |
+----------------------+----------------------+
| Gclkdel1             | 11111**              |
+----------------------+----------------------+
| Gclkdel2             | 11111**              |
+----------------------+----------------------+
| Gclkdel3             | 11111**              |
+----------------------+----------------------+
| ActiveReconfig       | No*                  |
+----------------------+----------------------+
| ActivateGclk         | No*                  |
+----------------------+----------------------+
| PartialMask0         | (Not Specified)*     |
+----------------------+----------------------+
| PartialMask1         | (Not Specified)*     |
+----------------------+----------------------+
| PartialGclk          | (Not Specified)*     |
+----------------------+----------------------+
| PartialLeft          | (Not Specified)*     |
+----------------------+----------------------+
| PartialRight         | (Not Specified)*     |
+----------------------+----------------------+
| IEEE1532             | No*                  |
+----------------------+----------------------+
| Binary               | Yes                  |
+----------------------+----------------------+
EETOP创芯人才网职位发布入口
回复 支持 反对

使用道具 举报

发表于 2003-10-27 16:22:48 | 显示全部楼层

FPGA无法从PROM中进行configure

[这个贴子最后由一声叹息在 2003/10/27 06:12pm 第 1 次编辑]

用示波器测量过DIN信号吗？或者人为将program信号拉低，再释放。用示波器以init的上升沿触发，观察DIN信号。确定一下配置数据是否已被读出PROM。
仅供参考。
EETOP创芯人才网简历投递入口
回复 支持 反对

使用道具 举报

yinchb
 楼主| 发表于 2003-10-27 18:02:43 | 显示全部楼层

FPGA无法从PROM中进行configure

我试一试
回复 支持 反对

使用道具 举报

下一页 »
12下一页
返回列表 发新帖
高级模式
B Color Image Link Quote Code Smilies
您需要登录后才可以回帖 登录 | 注册

本版积分规则

关闭

站长推荐 上一条 /1 下一条

X

手机版| 小黑屋| 关于我们| 联系我们| 隐私声明| EETOP 创芯网
( 京ICP备:10050787号 京公网安备:11010502037710 )

GMT+8, 2025-7-12 20:27 , Processed in 0.104536 second(s), 11 queries , Gzip On, MemCached On.

eetop公众号 创芯大讲堂 创芯人才网
快速回复 返回顶部 返回列表