设为首页收藏本站

在线咨询切换到宽版

eetop公众号

创芯大讲堂

创芯人才网

快捷导航

搜帖子

EETOP 创芯网论坛 (原名：电子顶级开发网)»论坛 › IC 设计及制造（半导体、微电子） › 数字IC设计【ASIC|IC前端|FPGA】 › 数字IC设计资料(IC前端|FPGA|ASIC) › FPGA RSIC CPU设计文档和源码 DDR SDRAM控制器verilog代 ...

1 ... 2 3 4 5 678 9 10 11 ... 88 / 88 页下一页

返回列表发新帖

楼主: lehaha

FPGA RSIC CPU设计文档和源码 DDR SDRAM控制器verilog代码及中文说明文档

发表于 2008-7-16 22:08:19 | 显示全部楼层

谢谢，好东西

回复支持反对

发表于 2008-7-16 22:32:13 | 显示全部楼层

many thanks

回复支持反对

发表于 2008-7-18 11:22:31 | 显示全部楼层

re 我们正用美光的ddr2

回复支持反对

发表于 2008-7-18 13:48:02 | 显示全部楼层

thanks !!!!

回复支持反对

发表于 2008-7-18 16:26:11 | 显示全部楼层

FPGA RSIC CPU设计文档和源码.rar
需要

回复支持反对

发表于 2008-7-19 10:47:50 | 显示全部楼层

Thanks

回复支持反对

发表于 2008-7-19 10:57:43 | 显示全部楼层

ding yi ge xian ding yi ge xian

回复支持反对

发表于 2008-7-19 10:58:51 | 显示全部楼层

ding yi ge xian ding yi ge xian

回复支持反对

发表于 2008-7-19 10:59:46 | 显示全部楼层

ding yi ge xian ding yi ge xian

回复支持反对

发表于 2008-7-19 11:00:47 | 显示全部楼层

ding yi ge xian ding yi ge xian

回复支持反对

1 ... 2 3 4 5 678 9 10 11 ... 88 / 88 页下一页

返回列表发新帖

手机版| 小黑屋| 关于我们| 联系我们| 隐私声明| EETOP 创芯网
( 京ICP备:10050787号京公网安备:11010502037710 )

GMT+8, 2025-6-9 15:21 , Processed in 0.098022 second(s), 4 queries , Gzip On, Redis On.

eetop公众号

创芯大讲堂

创芯人才网

快速回复 返回顶部 返回列表