设为首页 收藏本站
在线咨询 切换到宽版
eetop公众号 创芯大讲堂 创芯人才网

 找回密码
 注册

手机号码，快捷登录

手机号码，快捷登录

搜帖子
EETOP 创芯网论坛 (原名：电子顶级开发网)»论坛 › IC 设计及制造（半导体、微电子） › 数字IC设计【ASIC|IC前端|FPGA】 › 数字IC设计资料(IC前端|FPGA|ASIC) › FPGA RSIC CPU设计文档和源码 DDR SDRAM控制器verilog代 ...
12345678910... 88下一页
返回列表 发新帖
楼主: lehaha

FPGA RSIC CPU设计文档和源码 DDR SDRAM控制器verilog代码及中文说明文档

[复制链接]
发表于 2008-4-26 14:32:50 | 显示全部楼层
谢谢楼主
回复 支持 反对

使用道具 举报

njgwx
发表于 2008-4-26 16:07:45 | 显示全部楼层
kan kan !!!
EETOP创芯人才网简历投递入口
回复 支持 反对

使用道具 举报

thlee
发表于 2008-5-5 20:25:26 | 显示全部楼层
好东西!
回复 支持 反对

使用道具 举报

发表于 2008-5-8 23:54:17 | 显示全部楼层
Thanks !!
回复 支持 反对

使用道具 举报

发表于 2008-5-9 00:23:08 | 显示全部楼层
资料不错
谢谢搂住
EETOP创芯人才网简历投递入口
回复 支持 反对

使用道具 举报

发表于 2008-5-9 00:25:22 | 显示全部楼层
好东西
写写
EETOP创芯人才网职位发布入口
回复 支持 反对

使用道具 举报

发表于 2008-5-9 10:34:50 | 显示全部楼层
好东西,可惜没钱了.
EETOP创芯人才网简历投递入口
回复 支持 反对

使用道具 举报

发表于 2008-5-18 21:37:46 | 显示全部楼层
好东西，谢谢
EETOP创芯人才网职位发布入口
回复 支持 反对

使用道具 举报

发表于 2008-5-18 21:38:58 | 显示全部楼层
顶顶顶顶
EETOP创芯人才网简历投递入口
回复 支持 反对

使用道具 举报

发表于 2008-5-19 08:58:08 | 显示全部楼层
希望不是使用IP核的
回复 支持 反对

使用道具 举报

下一页 »
12345678910... 88下一页
返回列表 发新帖
高级模式
B Color Image Link Quote Code Smilies
您需要登录后才可以回帖 登录 | 注册

本版积分规则

关闭

站长推荐 上一条 /1 下一条

X

手机版| 小黑屋| 关于我们| 联系我们| 隐私声明| EETOP 创芯网
( 京ICP备:10050787号 京公网安备:11010502037710 )

GMT+8, 2025-7-28 01:46 , Processed in 0.140043 second(s), 3 queries , Gzip On, Redis On.

eetop公众号 创芯大讲堂 创芯人才网
快速回复 返回顶部 返回列表