设为首页收藏本站

在线咨询切换到宽版

eetop公众号

创芯大讲堂

创芯人才网

快捷导航

搜帖子

EETOP 创芯网论坛 (原名：电子顶级开发网)»论坛 › IC 设计及制造（半导体、微电子） › 数字IC设计【ASIC|IC前端|FPGA】 › 数字IC设计资料(IC前端|FPGA|ASIC) › FPGA RSIC CPU设计文档和源码 DDR SDRAM控制器verilog代 ...

123 4 5 6 7 8 9 10 ... 88 / 88 页下一页

返回列表发新帖

楼主: lehaha

FPGA RSIC CPU设计文档和源码 DDR SDRAM控制器verilog代码及中文说明文档

发表于 2008-4-26 14:32:50 | 显示全部楼层

谢谢楼主

回复支持反对

发表于 2008-4-26 16:07:45 | 显示全部楼层

kan kan !!!

回复支持反对

发表于 2008-5-5 20:25:26 | 显示全部楼层

好东西!

回复支持反对

发表于 2008-5-8 23:54:17 | 显示全部楼层

Thanks !!

回复支持反对

发表于 2008-5-9 00:23:08 | 显示全部楼层

资料不错
谢谢搂住

回复支持反对

发表于 2008-5-9 00:25:22 | 显示全部楼层

好东西
写写

回复支持反对

发表于 2008-5-9 10:34:50 | 显示全部楼层

好东西,可惜没钱了.

回复支持反对

发表于 2008-5-18 21:37:46 | 显示全部楼层

好东西，谢谢

回复支持反对

发表于 2008-5-18 21:38:58 | 显示全部楼层

顶顶顶顶

回复支持反对

发表于 2008-5-19 08:58:08 | 显示全部楼层

希望不是使用IP核的

回复支持反对

123 4 5 6 7 8 9 10 ... 88 / 88 页下一页

返回列表发新帖

手机版| 小黑屋| 关于我们| 联系我们| 隐私声明| EETOP 创芯网
( 京ICP备:10050787号京公网安备:11010502037710 )

GMT+8, 2025-6-9 15:18 , Processed in 0.085191 second(s), 3 queries , Gzip On, Redis On.

eetop公众号

创芯大讲堂

创芯人才网

快速回复 返回顶部 返回列表