设为首页收藏本站

在线咨询切换到宽版

eetop公众号

创芯大讲堂

创芯人才网

快捷导航

搜帖子

EETOP 创芯网论坛 (原名：电子顶级开发网)»论坛 › IC 设计及制造（半导体、微电子） › 数字IC设计【ASIC|IC前端|FPGA】 › 数字IC设计资料(IC前端|FPGA|ASIC) › 《设计与验证VerilogHDL》源码实例和 Verilog规范.rar ...

1 ... 23 24 25 262728 29 30 31 ... 40 / 40 页下一页

返回列表发新帖

楼主: lehaha

《设计与验证VerilogHDL》源码实例和 Verilog规范.rar

发表于 2009-6-20 02:07:07 | 显示全部楼层

找到了，谢谢

回复支持反对

发表于 2009-6-24 15:04:47 | 显示全部楼层

这个论坛真是太好了！赞~~

回复支持反对

发表于 2009-6-24 15:06:53 | 显示全部楼层

赞一个，太有用了！

回复支持反对

发表于 2009-6-24 15:11:54 | 显示全部楼层

相当不错，不能沉底！！

回复支持反对

发表于 2009-6-24 15:13:58 | 显示全部楼层

找到好东西了！

回复支持反对

发表于 2009-6-24 16:23:25 | 显示全部楼层

新手，搜集资料，非常感谢！

回复支持反对

发表于 2009-6-24 16:35:07 | 显示全部楼层

太好了谢谢分享

回复支持反对

发表于 2009-6-24 16:38:54 | 显示全部楼层

太好了谢谢分享

回复支持反对

发表于 2009-6-24 18:51:20 | 显示全部楼层

真是好东西啊

回复支持反对

发表于 2009-6-24 19:17:23 | 显示全部楼层

hao

dddddddddddddddddddd

回复支持反对

1 ... 23 24 25 262728 29 30 31 ... 40 / 40 页下一页

返回列表发新帖

手机版| 小黑屋| 关于我们| 联系我们| 隐私声明| EETOP 创芯网
( 京ICP备:10050787号京公网安备:11010502037710 )

GMT+8, 2025-6-10 06:13 , Processed in 0.116297 second(s), 5 queries , Gzip On, Redis On.

eetop公众号

创芯大讲堂

创芯人才网

快速回复 返回顶部 返回列表