设为首页收藏本站

在线咨询切换到宽版

eetop公众号

创芯大讲堂

创芯人才网

快捷导航

搜帖子

EETOP 创芯网论坛 (原名：电子顶级开发网)»论坛 › IC 设计及制造（半导体、微电子） › 数字IC设计【ASIC|IC前端|FPGA】 › 数字IC设计资料(IC前端|FPGA|ASIC) › Verilog的135个经典设计实例

1 ... 4 5 6 7 8910 11 12 13 ... 15 / 15 页下一页

返回列表发新帖

楼主: pudongsky

Verilog的135个经典设计实例

发表于 2009-9-8 18:01:48 | 显示全部楼层

haoren

谢谢楼主

回复支持反对

发表于 2009-9-9 18:16:25 | 显示全部楼层

要是能有个专门的coding style介绍就更好了

回复支持反对

发表于 2009-9-9 20:15:38 | 显示全部楼层

谢谢分享

回复支持反对

发表于 2009-9-9 20:19:14 | 显示全部楼层

楼住辛苦了

回复支持反对

发表于 2009-9-9 20:22:22 | 显示全部楼层

谢谢 CCCCCCCCC

回复支持反对

发表于 2009-9-9 20:31:00 | 显示全部楼层

好东西阿

回复支持反对

发表于 2009-9-10 12:20:26 | 显示全部楼层

下拉看看先

回复支持反对

发表于 2009-9-23 10:13:08 | 显示全部楼层

谢谢分享看看写了些什么

回复支持反对

发表于 2009-9-23 13:40:59 | 显示全部楼层

111

gggggggggggggggggg

回复支持反对

发表于 2009-11-28 12:22:55 | 显示全部楼层

终于找到了

回复支持反对

1 ... 4 5 6 7 8910 11 12 13 ... 15 / 15 页下一页

返回列表发新帖

手机版| 小黑屋| 关于我们| 联系我们| 隐私声明| EETOP 创芯网
( 京ICP备:10050787号京公网安备:11010502037710 )

GMT+8, 2025-5-29 14:11 , Processed in 0.117095 second(s), 4 queries , Gzip On, Redis On.

eetop公众号

创芯大讲堂

创芯人才网

快速回复 返回顶部 返回列表