设为首页收藏本站

在线咨询切换到宽版

eetop公众号

创芯大讲堂

创芯人才网

快捷导航

搜帖子

EETOP 创芯网论坛 (原名：电子顶级开发网)»论坛 › IC 设计及制造（半导体、微电子） › 数字IC设计【ASIC|IC前端|FPGA】 › 数字IC设计资料(IC前端|FPGA|ASIC) › Verilog的135个经典设计实例

1 ... 7 8 9 101112 13 14 15 / 15 页下一页

返回列表发新帖

楼主: pudongsky

Verilog的135个经典设计实例

发表于 2010-3-4 13:22:29 | 显示全部楼层

好东西，大家支持

回复支持反对

发表于 2010-3-4 15:23:42 | 显示全部楼层

正需要谢谢分享

回复支持反对

发表于 2010-3-4 16:40:49 | 显示全部楼层

谢谢楼主

回复支持反对

发表于 2010-3-4 21:02:11 | 显示全部楼层

顶一下！！！！！！

回复支持反对

发表于 2010-3-4 22:44:56 | 显示全部楼层

好资料

回复支持反对

发表于 2010-3-5 01:32:03 | 显示全部楼层

very good, thanks

回复支持反对

发表于 2010-3-9 21:21:04 | 显示全部楼层

好东西~~

回复支持反对

发表于 2010-3-9 21:23:05 | 显示全部楼层

kankan.................

回复支持反对

发表于 2010-3-9 21:51:29 | 显示全部楼层

谢谢分享

回复支持反对

发表于 2010-3-9 21:53:10 | 显示全部楼层

5111429

回复支持反对

1 ... 7 8 9 101112 13 14 15 / 15 页下一页

返回列表发新帖

手机版| 小黑屋| 关于我们| 联系我们| 隐私声明| EETOP 创芯网
( 京ICP备:10050787号京公网安备:11010502037710 )

GMT+8, 2025-6-7 18:26 , Processed in 0.148592 second(s), 5 queries , Gzip On, Redis On.

eetop公众号

创芯大讲堂

创芯人才网

快速回复 返回顶部 返回列表