设为首页收藏本站

在线咨询切换到宽版

eetop公众号

创芯大讲堂

创芯人才网

快捷导航

搜帖子

EETOP 创芯网论坛 (原名：电子顶级开发网)»论坛 › IC 设计及制造（半导体、微电子） › 数字IC设计【ASIC|IC前端|FPGA】 › 数字IC设计资料(IC前端|FPGA|ASIC) › vhdl 设计数字钟

12 3 4 5 6 / 6 页下一页

返回列表发新帖

查看: 13932|回复: 59

vhdl 设计数字钟

发表于 2008-4-19 17:45:49 | 显示全部楼层 |阅读模式

马上注册，结交更多好友，享用更多功能，让你轻松玩转社区。

您需要登录才可以下载或查看，没有账号？注册

×

应用VHDL语言设计数字钟的详细流程设计报告
分享给VHDL入门的朋友

VHDL, 课程设计, 数字钟

利用VHDL语言设计的数字钟.rar

143.18 KB, 下载次数: 391 , 下载积分: 资产 -2 信元, 下载支出 2 信元

相关帖子

• 无法在 GTKWAVE ghw 看内部信号
• 招聘FPGA工程师（上海）
• X_HDL转换工具的安装以及使用
• X_HDL转换工具的安装以及使用
• VHDL/Verilog 画波形图软件 Timing Designer破解版
• VHDL编程问题
• VHDL中状态机的问题
• 错误求解
• 关于LUT的实现问题
• VHDL和Verilog的区别

回复

发表于 2008-5-19 23:26:19 | 显示全部楼层

谢谢分享！！！

回复支持反对

发表于 2008-5-20 10:09:22 | 显示全部楼层

回复支持反对

发表于 2008-5-21 23:35:22 | 显示全部楼层

感谢

dafkjdasfsadl;jfsda感谢楼主

回复支持反对

发表于 2008-5-26 12:03:39 | 显示全部楼层

得学一下

回复支持反对

发表于 2008-6-2 10:04:18 | 显示全部楼层

谢谢楼主

回复支持反对

发表于 2008-6-5 01:34:56 | 显示全部楼层

good example

回复支持反对

发表于 2008-6-19 12:47:16 | 显示全部楼层

好东西谢谢楼主

好东西谢谢楼主

回复支持反对

发表于 2008-6-22 12:53:16 | 显示全部楼层

re

谢谢分享...谢谢

回复支持反对

发表于 2008-6-22 13:10:21 | 显示全部楼层

RE

很好,不错.支持

回复支持反对

12 3 4 5 6 / 6 页下一页

返回列表发新帖

手机版| 小黑屋| 关于我们| 联系我们| 隐私声明| EETOP 创芯网
( 京ICP备:10050787号京公网安备:11010502037710 )

GMT+8, 2025-5-31 17:01 , Processed in 0.167400 second(s), 9 queries , Gzip On, Redis On.

eetop公众号

创芯大讲堂

创芯人才网

快速回复 返回顶部 返回列表