设为首页收藏本站

在线咨询切换到宽版

eetop公众号

创芯大讲堂

创芯人才网

快捷导航

搜帖子

EETOP 创芯网论坛 (原名：电子顶级开发网)»论坛 › IC 设计及制造（半导体、微电子） › 数字IC设计【ASIC|IC前端|FPGA】 › 数字IC设计资料(IC前端|FPGA|ASIC) › Verilog HDL 数字设计与综合(夏宇闻的)

12 3 4 5 6 7 8 / 8 页下一页

返回列表发新帖

查看: 16575|回复: 73

Verilog HDL 数字设计与综合(夏宇闻的)

发表于 2008-4-4 16:54:06 | 显示全部楼层 |阅读模式

马上注册，结交更多好友，享用更多功能，让你轻松玩转社区。

您需要登录才可以下载或查看，没有账号？注册

×

夏宇闻的Verilog HDL 数字设计与综合(第二版)

相关帖子

回复

楼主| 发表于 2008-4-4 17:30:17 | 显示全部楼层

第二部分

回复支持反对

楼主| 发表于 2008-4-4 17:35:36 | 显示全部楼层

最后一部分

回复支持反对

发表于 2008-4-7 10:45:43 | 显示全部楼层

在哪里，没看到

回复支持反对

发表于 2008-4-13 10:03:13 | 显示全部楼层

好像看不到……&……&

回复支持反对

发表于 2008-4-14 21:13:07 | 显示全部楼层

3

33333333333333333

回复支持反对

发表于 2008-4-29 14:15:12 | 显示全部楼层

谢谢谢谢

谢谢

回复支持反对

发表于 2008-5-4 17:35:03 | 显示全部楼层

在哪里
怎么看不到啊

回复支持反对

发表于 2008-5-7 19:27:06 | 显示全部楼层

顶一下

回复支持反对

发表于 2008-5-25 19:07:30 | 显示全部楼层

想看看

回复支持反对

12 3 4 5 6 7 8 / 8 页下一页

返回列表发新帖

手机版| 小黑屋| 关于我们| 联系我们| 隐私声明| EETOP 创芯网
( 京ICP备:10050787号京公网安备:11010502037710 )

GMT+8, 2025-5-28 07:09 , Processed in 0.114187 second(s), 6 queries , Gzip On, Redis On.

eetop公众号

创芯大讲堂

创芯人才网

快速回复 返回顶部 返回列表