设为首页收藏本站

在线咨询切换到宽版

eetop公众号

创芯大讲堂

创芯人才网

快捷导航

搜帖子

EETOP 创芯网论坛 (原名：电子顶级开发网)»论坛 › 硬件设计论坛 › 总线技术与高速接口 › 资料共享 › UART的verilog源码及VHDL源码

1 ... 2 3 4 5 6 7 8910 11 / 11 页下一页

返回列表发新帖

楼主: HUST_EST

UART的verilog源码及VHDL源码

发表于 2011-5-12 19:46:11 | 显示全部楼层

谢谢，听有用的。

回复支持反对

发表于 2011-5-12 23:15:16 | 显示全部楼层

Thanks you ~

回复支持反对

发表于 2011-5-15 20:51:45 | 显示全部楼层

xiexiefenxiang

回复支持反对

发表于 2011-9-1 20:53:17 | 显示全部楼层

学习中！！！！！！！！！！！！！

回复支持反对

michaelzhang561

发表于 2011-9-27 10:04:19 | 显示全部楼层

good!

thanks!

回复支持反对

发表于 2011-10-1 22:16:24 | 显示全部楼层

谢谢分享啊！赞一个

回复支持反对

发表于 2012-5-16 19:04:11 | 显示全部楼层

ccc出错cccccc出错cccccc出错cccccc

回复支持反对

发表于 2012-5-18 14:06:46 | 显示全部楼层

谢谢分享，学习中。。。。

回复支持反对

发表于 2012-5-28 16:04:40 | 显示全部楼层

TX 楼主

回复支持反对

发表于 2012-6-4 11:01:16 | 显示全部楼层

楼主，感觉有点小乱啊，程序

回复支持反对

1 ... 2 3 4 5 6 7 8910 11 / 11 页下一页

返回列表发新帖

手机版| 小黑屋| 关于我们| 联系我们| 隐私声明| EETOP 创芯网
( 京ICP备:10050787号京公网安备:11010502037710 )

GMT+8, 2025-5-28 19:26 , Processed in 0.079009 second(s), 5 queries , Gzip On, Redis On.

eetop公众号

创芯大讲堂

创芯人才网

快速回复 返回顶部 返回列表