设为首页收藏本站

在线咨询切换到宽版

eetop公众号

创芯大讲堂

创芯人才网

快捷导航

搜帖子

EETOP 创芯网论坛 (原名：电子顶级开发网)»论坛 › 硬件设计论坛 › 总线技术与高速接口 › 资料共享 › UART的verilog源码及VHDL源码

1 ... 3 4 5 6 7 8 9 1011 / 11 页

返回列表发新帖

楼主: HUST_EST

UART的verilog源码及VHDL源码

发表于 2013-7-23 10:28:40 | 显示全部楼层

甚符需求太好了

回复支持反对

发表于 2013-9-9 16:30:38 | 显示全部楼层

非常不错

回复支持反对

发表于 2013-9-10 10:20:17 | 显示全部楼层

回复 1# HUST_EST

好东西，先顶再看

回复支持反对

发表于 2013-9-15 15:08:52 | 显示全部楼层

如果有详细的介绍就更好

回复支持反对

发表于 2013-11-4 23:04:49 | 显示全部楼层

多谢楼主

回复支持反对

发表于 2017-8-8 01:14:43 | 显示全部楼层

good share

回复支持反对

发表于 2017-8-15 14:12:19 | 显示全部楼层

谢谢分享

回复支持反对

发表于 2017-9-12 11:15:24 | 显示全部楼层

谢谢！！！！！！！！！！！！！！

回复支持反对

发表于 2017-9-12 21:44:23 | 显示全部楼层

很好很好

回复支持反对

1 ... 3 4 5 6 7 8 9 1011 / 11 页

返回列表发新帖

手机版| 小黑屋| 关于我们| 联系我们| 隐私声明| EETOP 创芯网
( 京ICP备:10050787号京公网安备:11010502037710 )

GMT+8, 2025-5-30 07:29 , Processed in 0.133102 second(s), 3 queries , Gzip On, Redis On.

eetop公众号

创芯大讲堂

创芯人才网

快速回复 返回顶部 返回列表