设为首页 收藏本站
在线咨询 切换到宽版
eetop公众号 创芯大讲堂 创芯人才网

 找回密码
 注册

手机号码，快捷登录

手机号码，快捷登录

搜帖子
EETOP 创芯网论坛 (原名：电子顶级开发网)»论坛 › 硬件设计论坛 › 总线技术与高速接口 › 资料共享 › UART的verilog源码及VHDL源码
1 ...34567891011
返回列表 发新帖
楼主: HUST_EST

UART的verilog源码及VHDL源码

[复制链接]
chensunwen
发表于 2013-9-15 15:08:52 | 显示全部楼层
如果有详细的介绍就更好
回复 支持 反对

举报

sanshengshi
发表于 2013-11-4 23:04:49 | 显示全部楼层
多谢楼主
回复 支持 反对

举报

satyaneos
发表于 2017-8-8 01:14:43 | 显示全部楼层
good share
回复 支持 反对

举报

玉林枫
发表于 2017-8-15 14:12:19 | 显示全部楼层
谢谢分享
回复 支持 反对

举报

sliver8880
发表于 2017-9-12 11:15:24 | 显示全部楼层
谢谢！！！！！！！！！！！！！！
回复 支持 反对

举报

hgbest
发表于 2017-9-12 21:44:23 | 显示全部楼层
很好很好
回复 支持 反对

举报

1 ...34567891011
返回列表 发新帖
高级模式
B Color Image Link Quote Code Smilies
您需要登录后才可以回帖 登录 | 注册

本版积分规则

手机版| 小黑屋| 关于我们| 联系我们| 隐私声明| EETOP 创芯网
( 京ICP备:10050787号 京公网安备:11010502037710 )

GMT+8, 2025-5-28 20:58 , Processed in 0.056969 second(s), 3 queries , Gzip On, Redis On.

eetop公众号 创芯大讲堂 创芯人才网
快速回复 返回顶部 返回列表