设为首页收藏本站

在线咨询切换到宽版

eetop公众号

创芯大讲堂

创芯人才网

快捷导航

搜帖子

EETOP 创芯网论坛 (原名：电子顶级开发网)»论坛 › IC 设计及制造（半导体、微电子） › 数字IC设计【ASIC|IC前端|FPGA】 › 数字IC设计资料(IC前端|FPGA|ASIC) › 可综合verilog语法下载

1 234 5 6 7 8 9 10 ... 14 / 14 页下一页

返回列表发新帖

楼主: haleichen

可综合verilog语法下载

发表于 2008-6-5 17:27:11 | 显示全部楼层

有实用价值

[url=]\\\[/url]看一看

回复支持反对

发表于 2008-6-5 17:32:27 | 显示全部楼层

谢谢哦啊

回复支持反对

发表于 2008-6-11 20:05:00 | 显示全部楼层

Thanks!

回复支持反对

发表于 2008-6-13 11:23:45 | 显示全部楼层

太好了

回复支持反对

发表于 2008-6-19 13:24:45 | 显示全部楼层

不错，好东西，下载了

回复支持反对

发表于 2008-6-20 06:17:32 | 显示全部楼层

good

登录/注册后可看大图

回复支持反对

发表于 2008-6-22 13:35:48 | 显示全部楼层

谢谢谢谢谢谢

回复支持反对

发表于 2008-6-23 11:42:24 | 显示全部楼层

Thanks for that!

回复支持反对

发表于 2008-6-24 21:10:17 | 显示全部楼层

Thanks for Sharing

回复支持反对

发表于 2008-6-28 01:14:11 | 显示全部楼层

Thanks!

回复支持反对

1 234 5 6 7 8 9 10 ... 14 / 14 页下一页

返回列表发新帖

手机版| 小黑屋| 关于我们| 联系我们| 隐私声明| EETOP 创芯网
( 京ICP备:10050787号京公网安备:11010502037710 )

GMT+8, 2025-5-28 05:15 , Processed in 0.145804 second(s), 4 queries , Gzip On, Redis On.

eetop公众号

创芯大讲堂

创芯人才网

快速回复 返回顶部 返回列表