设为首页收藏本站

在线咨询切换到宽版

eetop公众号

创芯大讲堂

创芯人才网

快捷导航

搜帖子

EETOP 创芯网论坛 (原名：电子顶级开发网)»论坛 › IC 设计及制造（半导体、微电子） › 数字IC设计【ASIC|IC前端|FPGA】 › 数字IC设计资料(IC前端|FPGA|ASIC) › 可综合verilog语法下载

1 ... 6 7 8 91011 12 13 14 / 14 页下一页

返回列表发新帖

楼主: haleichen

可综合verilog语法下载

发表于 2009-1-11 15:44:11 | 显示全部楼层

hao

回复支持反对

发表于 2009-1-12 12:18:47 | 显示全部楼层

非常好的资料，谢谢楼主共享

回复支持反对

发表于 2009-1-12 13:18:14 | 显示全部楼层

谢谢楼主！

回复支持反对

发表于 2009-1-12 13:27:24 | 显示全部楼层

谢谢楼主！

回复支持反对

发表于 2009-1-13 15:50:56 | 显示全部楼层

好东西，先顶一个

回复支持反对

发表于 2009-2-8 22:38:28 | 显示全部楼层

mei fa fa

回复支持反对

发表于 2009-2-8 22:41:22 | 显示全部楼层

ma de ,jiuaf

回复支持反对

发表于 2009-2-9 20:10:25 | 显示全部楼层

ni zhen hao ei

回复支持反对

发表于 2009-2-10 13:26:40 | 显示全部楼层

谢谢楼主分享

回复支持反对

发表于 2009-2-16 23:05:59 | 显示全部楼层

好东西啊

回复支持反对

1 ... 6 7 8 91011 12 13 14 / 14 页下一页

返回列表发新帖

手机版| 小黑屋| 关于我们| 联系我们| 隐私声明| EETOP 创芯网
( 京ICP备:10050787号京公网安备:11010502037710 )

GMT+8, 2025-5-28 18:30 , Processed in 0.143112 second(s), 5 queries , Gzip On, Redis On.

eetop公众号

创芯大讲堂

创芯人才网

快速回复 返回顶部 返回列表