设为首页收藏本站

在线咨询切换到宽版

eetop公众号

创芯大讲堂

创芯人才网

快捷导航

搜帖子

EETOP 创芯网论坛 (原名：电子顶级开发网)»论坛 › IC 设计及制造（半导体、微电子） › 开源CPU设计（Risc-v,OpenMips等） › CPU设计杂谈 › 8051核源码 Verilog

1 ... 9 10 11 12 13 14 15 1617 / 17 页

返回列表发新帖

楼主: markkknd

8051核源码 Verilog

发表于 2022-6-29 15:01:25 | 显示全部楼层

谢谢分享

回复支持反对

发表于 2022-12-13 17:46:54 | 显示全部楼层

多谢分享

回复支持反对

发表于 2022-12-15 14:30:23 | 显示全部楼层

好好学习

回复支持反对

发表于 2023-1-17 08:40:18 | 显示全部楼层

感谢分享！

回复支持反对

发表于 2023-12-5 16:23:23 | 显示全部楼层

very good 8051 core

回复支持反对

发表于 2024-1-19 17:46:03 | 显示全部楼层

下载学习学习

回复支持反对

发表于 2024-1-26 10:49:59 | 显示全部楼层

非常好，感谢楼主，我很喜欢。

回复支持反对

发表于 2024-2-22 15:22:56 | 显示全部楼层

找了好久了

回复支持反对

发表于 2024-3-3 15:50:36 | 显示全部楼层

不错，正需要，多谢楼主

回复支持反对

发表于 2024-4-9 13:48:00 | 显示全部楼层

非常感谢

回复支持反对

1 ... 9 10 11 12 13 14 15 1617 / 17 页

返回列表发新帖

手机版| 小黑屋| 关于我们| 联系我们| 隐私声明| EETOP 创芯网
( 京ICP备:10050787号京公网安备:11010502037710 )

GMT+8, 2025-6-3 03:46 , Processed in 0.127433 second(s), 3 queries , Gzip On, Redis On.

eetop公众号

创芯大讲堂

创芯人才网

快速回复 返回顶部 返回列表