设为首页收藏本站

在线咨询切换到宽版

eetop公众号

创芯大讲堂

创芯人才网

快捷导航

搜帖子

EETOP 创芯网论坛 (原名：电子顶级开发网)»论坛 › 硬件设计论坛 › 总线技术与高速接口 › 资料共享 › 1-wire总线verilog代码(with testbench)

1 2 3 45 / 5 页

返回列表发新帖

楼主: priorjack

[原创] 1-wire总线verilog代码(with testbench)

发表于 2018-12-26 15:28:02 | 显示全部楼层

谢谢！不过确实还少两个模块！

回复支持反对

使用道具举报

发表于 2019-6-20 19:43:53 | 显示全部楼层

看看

EETOP创芯人才网简历投递入口

回复支持反对

使用道具举报

发表于 2024-1-21 22:07:11 | 显示全部楼层

thanks

回复支持反对

使用道具举报

发表于 2025-2-14 17:30:36 | 显示全部楼层

谢谢

回复支持反对

使用道具举报

发表于 2025-2-24 10:09:17 | 显示全部楼层

少两个rbit和wbit模块，还有上传么

EETOP创芯人才网简历投递入口

回复支持反对

使用道具举报

1 2 3 45 / 5 页

返回列表发新帖

关闭

站长推荐 /1

X

手机版| 小黑屋| 关于我们| 联系我们| 隐私声明| EETOP 创芯网
( 京ICP备:10050787号京公网安备:11010502037710 )

GMT+8, 2025-7-10 20:22 , Processed in 0.118500 second(s), 6 queries , Gzip On, MemCached On.

eetop公众号

创芯大讲堂

创芯人才网

快速回复 返回顶部 返回列表