在线咨询 切换到宽版
eetop公众号 创芯大讲堂 创芯人才网

 找回密码
 注册

手机号码,快捷登录

手机号码,快捷登录

搜帖子
楼主: sysclock

最新的SystemVerilogAssertions培训实验,请版主评精

[复制链接]
发表于 2009-10-29 17:38:13 | 显示全部楼层
谢谢分享~
回复 支持 反对

使用道具 举报

发表于 2009-10-29 22:59:48 | 显示全部楼层
回复 支持 反对

使用道具 举报

发表于 2009-11-2 13:34:16 | 显示全部楼层
谢谢楼主
回复 支持 反对

使用道具 举报

发表于 2009-11-2 15:12:06 | 显示全部楼层
离精的差距也太大了吧!
回复 支持 反对

使用道具 举报

发表于 2009-11-30 15:01:57 | 显示全部楼层
谢谢!
回复 支持 反对

使用道具 举报

发表于 2009-12-2 19:52:56 | 显示全部楼层
只有代码,没有文档呀!
能否把文档也传上来?
回复 支持 反对

使用道具 举报

发表于 2009-12-3 09:18:11 | 显示全部楼层
as asd a as
回复 支持 反对

使用道具 举报

发表于 2009-12-3 13:27:27 | 显示全部楼层
感谢分享,thank you.
回复 支持 反对

使用道具 举报

发表于 2009-12-3 15:30:23 | 显示全部楼层
好贴啊,支持
回复 支持 反对

使用道具 举报

发表于 2009-12-3 16:51:32 | 显示全部楼层
真是不怎么样,2002写的,systemVerilog的标准2005才推出,这也叫好资料?! 上当!
回复 支持 反对

使用道具 举报

您需要登录后才可以回帖 登录 | 注册

本版积分规则

关闭

站长推荐 上一条 /1 下一条

X

手机版| 小黑屋| 关于我们| 联系我们| 隐私声明| EETOP 创芯网
( 京ICP备:10050787号 京公网安备:11010502037710 )

GMT+8, 2025-7-21 03:33 , Processed in 0.129553 second(s), 4 queries , Gzip On, Redis On.

eetop公众号 创芯大讲堂 创芯人才网
快速回复 返回顶部 返回列表