SAR ADC后仿真有效位数下降问题

924764754

本人小白，做了一个12bit SAR ADC，分段电容5+6的结构，Vcm-base切换策略，下级板采样，但是现在比较器一边接的Vcm，一边接的CDAC上级板；前仿真时有效位数正常，ENOB能有12位，后仿真的CDAC提参之后只能有8位的有效位数；然后看寄生参数发现桥接电容有6fF耦合电容，LSB有59.28fF寄生电容，然后我在前仿真手动加入这两个电容有效位数也会降到8.8位，我把桥接电容去掉或者把LSB寄生电容增加前仿有效位数能恢复正常，但是后仿真我同样去加LSB寄生电容 只能从8.2最多提升到8.7左右；想问大佬们SAR ADC后仿真中一般来说是如何处理桥接电容寄生的问题？（曲线为CDAC上级板变化曲线，绿色为后仿（8.3bits），红色为前仿（11.89bits））

xingbailizhe

1. 对于桥接电容的版图寄生处理。首先桥接电容的上下极板的CC与单位电容CC的比值，schematic和layout提取出来的要一致。桥接电容的上下极分别有C的寄生。假设桥接电容的上极板接的是MSB段，桥接电容的下极板接的是LSB段。那桥接电容的上极板寄生出来的C不会对CDAC的线性度有影响，只会影响CDAC的增益误差。桥接电容的下极板寄生出来的C可以算到LSB段电容阵列上极板（公共端）寄生的C里面，会对CDAC的线性度有影响。
2. 如何去处理 桥接电容的下极板寄生出来的C 和 LSB段电容阵列上极板（公共端）寄生出来的C呢？ 一种方法就是校准。另一种方法就是版图去硬匹配（硬凑），在桥接结构的计算公式里，把桥接电容与单位电容的比值设为大于1的数。比如比值是2。那在LSB段的电容阵列里是有一部分电容需要接地，不参与开关切换。那就把 桥接电容的下极板寄生出来的C 和 LSB段电容阵列上极板（公共端）寄生出来的C 算到 LSB段那些不参与开关切换的电容里，这样就能做到和schematic一致。这种处理方法，对于10-12bit的SAR应该还算可以。但是对于更高精度的ADC还是校准比较好。