流片结果分析

smc1017

请教大家一个问题
目前是利用艾伦书上的经典架构搭建的迟滞比较器，现在已经流片完成，出现了一些问题。
在迟滞电压的测试过程中，发现迟滞电压在一些芯片中很大，也在一些芯片中很小，（设计的tt下100mV，测试最大达到了300mV，最小20mV）超过了前后仿真中PVT仿真最差值与mismatch的3σ值的和。
仅通过测试结果来看，更像是mismatch的结果，可能是M3、M6管子的mismatch导致了这下问题。但是问什么前后仿真验证中并不能复现这个mismatch的结果（仿真点数足够）。使用的180nm工艺，生产阶段WPE、STI效应会有很大的影响吗？
补充一点：同时还流了另一个迟滞比较器，区别在于另一个迟滞比较器的电流为300nA，且M6管的宽长比小一点点（测试结果显示另一个迟滞比较器一切正常）。出现问题的比较器电流是100nA，之前判断是电流低导致进入亚阈值区，从而受STI、WPE效应影响过大，但是通过FIB将电流调整至200nA，从而使管子脱离亚阈值区，新的测试结果显示迟滞电压没有变好的迹象

                               
登录/注册后可看大图

nanke

不太可能是电流的问题。可以检查下测试方法和信号路径，看是不是信号路径上有串扰之类的问题导致阈值附近翻转异常。STI和WPE理论上抽了后仿仿真应该会体现。

smc1017

   

nanke 发表于 2025-6-30 14:33
不太可能是电流的问题。可以检查下测试方法和信号路径，看是不是信号路径上有串扰之类的问题导致阈值附近翻 ...

谢谢前辈的回复。针对测试方法，另一个比较器测试是没问题的，说明测试方法没问题。实际上我做的是掉电阈值检测器，输入信号是经滤波后的电源电压与LDO输出的固定1.2V信号。但是测试结果是可复现的，应该也不是串扰的问题，还会有什么其他的问题影响信号吗？

nanke

   

smc1017 发表于 2025-7-1 10:14
谢谢前辈的回复。针对测试方法，另一个比较器测试是没问题的，说明测试方法没问题。实际上我做的是掉电阈 ...

仿真和测试条件是一样的吗？包括输入和负载？

nanke

   

nanke 发表于 2025-7-1 10:15
仿真和测试条件是一样的吗？包括输入和负载？

蒙特卡洛除了DC，还要跑tran。

smc1017

   

nanke 发表于 2025-7-1 10:20
蒙特卡洛除了DC，还要跑tran。

是的，我是直接跑的tran仿真，VDD以足够缓慢的时间上升下降，从而得到阈值跳变点电压

fhyfbjl

失调电压多少？这种结构的比较器我用过，低温下部分芯片出问题了，

smc1017

   

fhyfbjl 发表于 2025-7-2 18:18
失调电压多少？这种结构的比较器我用过，低温下部分芯片出问题了，

失调电压的标准差在3mV左右，前辈的问题是出现在阈值电压不准吗？还是单迟滞电压不准。

yangleiqiang

另一个M6的宽长比小一点点什么意思？跟M3的比例？我觉得尾管电流太小有可能拉不回来，还是有可能尾管电流有问题