在线咨询 切换到宽版
eetop公众号 创芯大讲堂 创芯人才网

 找回密码
 注册

手机号码,快捷登录

手机号码,快捷登录

搜帖子
查看: 778|回复: 13

混仿时,config中只能识别到顶层的数字电路,识别不到子模块数字电路是为什么?

[复制链接]
发表于 2025-6-26 17:03:40 | 显示全部楼层 |阅读模式
悬赏104资产未解决
混仿时,config中只能识别到顶层的数字电路,识别不到子模块数字电路是为什么?

屏幕截图 2025-06-26 165350.jpg

发表于 2025-6-26 19:05:49 | 显示全部楼层
好像是得选这个定义Verilog文件位置,或者选上面一个
微信截图_17509357744161.png
回复

使用道具 举报

 楼主| 发表于 2025-6-26 19:32:57 | 显示全部楼层


   
Yong_W 发表于 2025-6-26 19:05
好像是得选这个定义Verilog文件位置,或者选上面一个


选了之后,这行变成这样了,然后呢?


屏幕截图 2025-06-26 193136.jpg
回复

使用道具 举报

 楼主| 发表于 2025-6-26 19:37:47 | 显示全部楼层


   
Yong_W 发表于 2025-6-26 19:05
好像是得选这个定义Verilog文件位置,或者选上面一个


specify reference Verilog灰色的,点不了。
回复

使用道具 举报

发表于 2025-6-26 22:06:05 | 显示全部楼层
library list填上你不识别的库,再点一下recompute。
回复

使用道具 举报

发表于 2025-6-27 08:17:20 | 显示全部楼层
不用管它,这些子模块你只要编译好了就行,在ams仿真时候需要加入那个预编译库,worklib之类的。
回复

使用道具 举报

 楼主| 发表于 2025-6-27 09:18:23 | 显示全部楼层
本帖最后由 typhoon222 于 2025-6-27 10:28 编辑


   
Yong_W 发表于 2025-6-26 19:05
好像是得选这个定义Verilog文件位置,或者选上面一个


tree view这里添加reference verilog还是有问题,仿真会报cmd子模块里调用了其他子模块找不到。

屏幕截图 2025-06-27 091456.jpg
回复

使用道具 举报

 楼主| 发表于 2025-6-27 10:27:30 | 显示全部楼层


   
waves_0011 发表于 2025-6-26 22:06
library list填上你不识别的库,再点一下recompute。


library list在哪?

回复

使用道具 举报

 楼主| 发表于 2025-6-27 10:29:46 | 显示全部楼层


   
cotonier 发表于 2025-6-27 08:17
不用管它,这些子模块你只要编译好了就行,在ams仿真时候需要加入那个预编译库,worklib之类的。 ...


预编译库,worklib之类的在哪加呢?
回复

使用道具 举报

发表于 2025-6-27 12:39:58 | 显示全部楼层
你数字部分用的什么引擎?xcelium(xrun),questa adms还是别的?
貌似你对混仿流程不熟,建议找个经常做这事的同事教一下。
2025_06_27_12_38_06_designer1_icsrv3_icsrv3_11_designer1_RealVNC_Viewer.png
回复

使用道具 举报

您需要登录后才可以回帖 登录 | 注册

本版积分规则

关闭

站长推荐 上一条 /1 下一条

手机版| 小黑屋| 关于我们| 联系我们| 隐私声明| EETOP 创芯网
( 京ICP备:10050787号 京公网安备:11010502037710 )

GMT+8, 2025-7-18 20:56 , Processed in 0.121050 second(s), 4 queries , Gzip On, Redis On.

eetop公众号 创芯大讲堂 创芯人才网
快速回复 返回顶部 返回列表