在线咨询 切换到宽版
eetop公众号 创芯大讲堂 创芯人才网

 找回密码
 注册

手机号码,快捷登录

手机号码,快捷登录

搜帖子
查看: 699|回复: 4

[求助] 求助FP32加法/累加验证完备性

[复制链接]
发表于 2025-6-26 14:06:06 | 显示全部楼层 |阅读模式
悬赏100资产未解决
求助大神,关于FP32浮点加法/累加验证的完备性,可以从哪些方便考虑?有哪些定向的例子可以测试?如果采用形式化验证,那么累加要如何做测试呢?

发表于 2025-6-28 10:58:20 | 显示全部楼层
首先测舍入模式有没有遵循IEEE规范
回复

使用道具 举报

发表于 2025-6-28 13:36:30 | 显示全部楼层
用C++浮点库SoftFloat作为reference model,使用C2RTL形式验证工具和RTL做等价性验证。

香山FP64乘法15分钟验完。FP32加法也就几分钟能验完。
【公开课 | 基于形式化方法的C模型和RTL实现逻辑等价性检验——阿卡思微电子技术总监冯煌】 https://www.bilibili.com/video/BV1fJ23YQE9Y/
回复

使用道具 举报

发表于 2025-6-28 21:48:52 | 显示全部楼层
谢谢群主
回复

使用道具 举报

 楼主| 发表于 5 天前 | 显示全部楼层


   
gotoibm 发表于 2025-6-28 13:36
用C++浮点库SoftFloat作为reference model,使用C2RTL形式验证工具和RTL做等价性验证。

香山FP64乘法15分 ...


谢谢回复,形式化验证我已经做完了。只是想如果用UVM怎么能验证完备。
回复

使用道具 举报

您需要登录后才可以回帖 登录 | 注册

本版积分规则

关闭

站长推荐 上一条 /1 下一条

X

手机版| 小黑屋| 关于我们| 联系我们| 隐私声明| EETOP 创芯网
( 京ICP备:10050787号 京公网安备:11010502037710 )

GMT+8, 2025-7-9 07:57 , Processed in 0.024164 second(s), 5 queries , Gzip On, MemCached On.

eetop公众号 创芯大讲堂 创芯人才网
快速回复 返回顶部 返回列表