CML 分頻器 clk輸入信號

Kyle888 · 发表于 2025-6-25 14:16:00

登录/注册后可看大图

想请问一下CML时钟输入clk clkn要如何给

Kyle888 · 发表于 2025-6-25 17:40:48

已解決

DinZenFA丶 · 发表于 2025-6-25 14:16:01

根据你要仿真的差分输出时钟信号，进行Tran仿真验证是否具有正常的CML 二分频功能

Kyle888 · 发表于 2025-6-25 15:33:33

DinZenFA丶发表于 2025-6-25 15:00
根据你要仿真的差分输出时钟信号，进行Tran仿真验证是否具有正常的CML 二分频功能 ...

登录/注册后可看大图

我电流源偏置VB给了0.55V，时钟CLK/CLKN是这样給的，但波形看起来好像沒有分頻，可以请你再详细讲一下吗？

Kyle888 · 发表于 2025-6-25 15:53:46

DinZenFA丶发表于 2025-6-25 15:00
根据你要仿真的差分输出时钟信号，进行Tran仿真验证是否具有正常的CML 二分频功能 ...

我是仿照5G时钟进行设计的，但输出波形看起来好像是错的，不确定这样设偏置对不对

账号		自动登录	找回密码
密码			注册

[求助] CML 分頻器 clk輸入信號