什么情况下Nmos衬底可以接高电平

医栗鲨不白了

如图，为什么可以这样接啊

                               
登录/注册后可看大图

happy_star

   

happylly 发表于 2025-6-25 14:39
你确定上面的管子是NMOS不是PMOS吗。。NMOS衬底接vdd没啥的，Source接Vdd的我没见过 ...

一些斯密特里面有pmos的一端接vss nmos的一端接vdd

yanpflove

将NMOS的P型body/bulk与psub隔离开，这个NMOS的B端就可以接不同于psub（接地）的电位了。

这种器件，就是隔离型器件/isolated device/iso……

happylly

你确定上面的管子是NMOS不是PMOS吗。。NMOS衬底接vdd没啥的，Source接Vdd的我没见过

tch56

使用Deep N-well即可独立NMOS body电位, 一般CMOS工艺应该都可以做到, 只是可能会需要额外Area或是Mask

我本是高山

   

tch56 发表于 2025-6-25 14:58
使用Deep N-well即可独立NMOS body电位, 一般CMOS工艺应该都可以做到, 只是可能会需要额外Area或是Mask ...

同意

adren

画错了吧

ZixunWang

   

happy_star 发表于 2025-6-25 11:12
一些斯密特里面有pmos的一端接vss nmos的一端接vdd

那是nmos和pmos的drain，不是source，呵呵

yanpflove

   

yanpflove 发表于 2025-6-25 12:36
将NMOS的P型body/bulk与psub隔离开，这个NMOS的B端就可以接不同于psub（接地）的电位了。

这种器件，就是 ...

讨论的是T3和Tc2吗？

我还以为是T1、T2和Tn1、Tn2的B和S相连的自偏接法呢。

这T3和Tc2的器件类型有问题啊，不应该是PMOS么？

NMOS的衬底的电位如果接最高的VDD，那这个NMOS就变了，gate电位永远低于bulk，沟道不会出现；只相当于一个二极管，而Bulk电位有可能高于Drain，导致这个二极管有可能正偏哦。

从这个电路结构看，这应该不符合设计初衷，因此，应该还是器件符号用错了。