innovus布局布线时没有连接电源地

超级人机

标准单元的cdl文件没有对电源和地的pin进行定义，将标准单元库导入virtuoso中vdd和vss只有悬空的net。将verilog代码进行综合后得到的网表文件中也没有对电源和地进行定义。现在想将综合后的网表到innovus中进行布局布线，然后place standardcell后，电源和地与整个电路都没有连接，请问有什么办法可以解决吗

andyfan

额，这种库里都会有专门的well tie的cell的，place的时候，按距离先摆放这些CELL就可以了。

超级人机

   

andyfan 发表于 2025-6-24 07:17
额，这种库里都会有专门的well tie的cell的，place的时候，按距离先摆放这些CELL就可以了。 ...

我看我的标准单元版图里面是有阱/衬底接触的，请问这种也需要再加well tap吗

andyfan

   

超级人机 发表于 2025-6-24 09:43
我看我的标准单元版图里面是有阱/衬底接触的，请问这种也需要再加well tap吗
...

只是网表没写么，哪不是更好解决？

dingyisuper1

没用看懂你的问题，你的标准单元lef中肯定有vdd vss的pin，然后你floorplan阶段打好pg stripe和follow pin，再place摆到row上就可以呀，可能你有两个vdd和vss的外部引脚，再拉过来连到你的pg stripe就行了。（可能我对你的问题没有理解，不知道是不是这样）

超级人机

   

dingyisuper1 发表于 2025-6-24 14:13
没用看懂你的问题，你的标准单元lef中肯定有vdd vss的pin，然后你floorplan阶段打好pg stripe和follow pin ...

感谢感谢，已经搞定了，原来没太搞明白，原来电源轨就是给电源地的，我还想着standcell的电源地没有连接