在线咨询 切换到宽版
eetop公众号 创芯大讲堂 创芯人才网

 找回密码
 注册

手机号码,快捷登录

手机号码,快捷登录

搜帖子
查看: 553|回复: 0

求助simulink模型生成VHDL代码出现报错

[复制链接]
发表于 2025-6-23 17:10:20 | 显示全部楼层 |阅读模式
悬赏20资产未解决

求助:在simulink中将搭建的数字滤波器模型生成Verilog代码,有运行兼容性检查器时出现下面的报错

                               
登录/注册后可看大图

求助:大佬能否告知应该怎么修改吗?或者simulink中模型生成Verilog代码有没有详细的步骤资源

                               
登录/注册后可看大图

您需要登录后才可以回帖 登录 | 注册

本版积分规则

关闭

站长推荐 上一条 /1 下一条

手机版| 小黑屋| 关于我们| 联系我们| 隐私声明| EETOP 创芯网
( 京ICP备:10050787号 京公网安备:11010502037710 )

GMT+8, 2025-7-11 02:13 , Processed in 0.213784 second(s), 7 queries , Gzip On, MemCached On.

eetop公众号 创芯大讲堂 创芯人才网
快速回复 返回顶部 返回列表