设为首页 收藏本站
在线咨询 切换到宽版
eetop公众号 创芯大讲堂 创芯人才网

 找回密码
 注册

手机号码，快捷登录

手机号码，快捷登录

搜帖子
EETOP 创芯网论坛 (原名：电子顶级开发网)»论坛 › IC 设计及制造（半导体、微电子） › Analog Layout（版图） › Layout讨论区 › 求救！数模混合芯片顶层LVS验证过不了
12
返回列表 发新帖
楼主: 陈卫霖

[求助] 求救！数模混合芯片顶层LVS验证过不了

[复制链接]
发表于 2025-6-23 11:04:58 | 显示全部楼层
看一下logic的power 和地是不是叫VDD_CORE VSS，然后被GLOBAL了
回复 支持 反对

使用道具 举报

 楼主| 发表于 2025-6-23 12:18:54 | 显示全部楼层


   
fengrlove 发表于 2025-6-23 09:35
那top 电路输出网表勾选connecttion by name ，就不用管pin order


按照这个方法解决了！感谢FF大佬！
EETOP创芯人才网职位发布入口
回复 支持 反对

使用道具 举报

12
返回列表 发新帖
高级模式
B Color Image Link Quote Code Smilies
您需要登录后才可以回帖 登录 | 注册

本版积分规则

关闭

站长推荐 上一条 /1 下一条

手机版| 小黑屋| 关于我们| 联系我们| 隐私声明| EETOP 创芯网
( 京ICP备:10050787号 京公网安备:11010502037710 )

GMT+8, 2025-7-9 07:27 , Processed in 0.086390 second(s), 5 queries , Gzip On, MemCached On.

eetop公众号 创芯大讲堂 创芯人才网
快速回复 返回顶部 返回列表