【求助】流片后怀疑是D触发器的hold time问题

Konata_Lin

我在这边设计了一个D触发器，但是它的保持时间只有0.15ns不到，使用smic180mmrf工艺，前仿真后仿真都没有问题，带着任何一个工艺角都没有问题，流片的时候出来的数字码混乱了，我不知道有没有可能是这一块的问题，求助


功能是在QCLK7上升沿采样a[7]

Konata_Lin

求助 这样是否有风险

迷路大脸猫

可以看看降频行不行，一般不会，反倒是假如省d触发器rst端会常出问题。

Konata_Lin

   

迷路大脸猫 发表于 2025-6-21 12:24
可以看看降频行不行，一般不会，反倒是假如省d触发器rst端会常出问题。

我现在没法降低频率测了，但是我降压之后输出有好转 听别的工程师说降压可以提高hold time 不知道是不是确有其事

迷路大脸猫

   

Konata_Lin 发表于 2025-6-21 12:31
我现在没法降低频率测了，但是我降压之后输出有好转 听别的工程师说降压可以提高hold time 不知道是不是 ...

最好还是在仿真上复现结果，比如仿真更高频率或更差触发器的时序情况。

Konata_Lin

   

迷路大脸猫 发表于 2025-6-21 12:35
最好还是在仿真上复现结果，比如仿真更高频率或更差触发器的时序情况。
...

好的 我尝试复现 现在还没复现出来

chuchuang

   

Konata_Lin 发表于 2025-6-21 12:41
好的 我尝试复现 现在还没复现出来

dff 在时钟ck ckb 有skew 很容易有问题  看下版图 有没有离很远

Konata_Lin

   

chuchuang 发表于 2025-6-23 06:58
dff 在时钟ck ckb 有skew 很容易有问题  看下版图 有没有离很远

大概200um左右 算不算远呢

chuchuang

   

Konata_Lin 发表于 2025-6-23 07:39
大概200um左右 算不算远呢

用软件抽下p2p 电阻和电容看看哈  如果中间又有跳线和驱动其他门 感觉不太行  有这种问题的时候 就是将电源电压降下去 芯片可以正常   同一个dff一般ck ckb 都在一起的  画版图有点大意哈  见过很多次这种问题  仿真得加很大电容才仿得出来

Konata_Lin

   

chuchuang 发表于 2025-6-23 14:20
用软件抽下p2p 电阻和电容看看哈  如果中间又有跳线和驱动其他门 感觉不太行  有这种问题的时候 就是将电 ...

感谢建议 我就是降低电压会好一点