如何设计无缝切换的MMD

Zahead

级联分频器为什么会出现毛刺？
以简单的两级级联分频器为例，原本的两级级联分频器分频范围为4~7。但为了扩大分频器范围，加入了一个或门，可以让第一个2/3分频电路的modin置为1，这样就可以实现2和3分频。因此，分频范围变为2~7

                               
登录/注册后可看大图

2/3分频cell单独的时序图，之前的文章中画过，可以知道的是，2分频和3分频之间切换是没有问题的，4~7之间切换也是没有问题的，就是在2~3切换到4~7会出现问题。可以看如下3切换到4的时序图。

                               
登录/注册后可看大图

Zahead

当CLKout上升沿到来，P值发生变化，由于M1发生变化，因此CLKout马上变为0，导致glitch的出现，如何解决呢？首先，我们要知道，我们希望正确的波形如何切换。我们肯定是希望，在那个glitch的上升沿就变为/4的上升沿，时序图如下：

Zahead

   

Zahead 发表于 2025-6-19 22:41
当CLKout上升沿到来，P值发生变化，由于M1发生变化，因此CLKout马上变为0，导致glitch的出现，如何解决呢？ ...

                               
登录/注册后可看大图

nanke

组合逻辑有dff正常。消除glitch用dff。

Zahead

   

nanke 发表于 2025-6-20 10:50
组合逻辑有dff正常。消除glitch用dff。

有没有双D触发器的论文啊

2668687274

刚好在做这个，我的思路是  用F2当输出信号，不用clkout，然后 用个MUX去选 是F1还是F2

Zahead

   

2668687274 发表于 2025-6-23 14:53
刚好在做这个，我的思路是  用F2当输出信号，不用clkout，然后 用个MUX去选 是F1还是F2  ...

你说的是这种类型的吗

                               
登录/注册后可看大图

感觉也太复杂了，有人说，不用latch的2/3分频cell，用两个触发器的2/3分频cell就不会产生glitch了，不过我不知道是哪篇论文

2668687274

   

Zahead 发表于 2025-6-23 16:41
你说的是这种类型的吗

感觉也太复杂了，有人说，不用latch的2/3分频cell，用两个触发器的2/3分频cell就 ...

是的，就是这个结构

Zahead

   

2668687274 发表于 2025-6-23 14:53
刚好在做这个，我的思路是  用F2当输出信号，不用clkout，然后 用个MUX去选 是F1还是F2  ...

                               
登录/注册后可看大图

这个结构会简单点JSSC-2016
A 2.0–5.5 GHz Wide Bandwidth Ring-Based
Digital Fractional-N PLL With Extended
Range Multi-Modulus Divider