PLL PI功能

xq19901211 · 发表于 2025-6-10 18:16:50

本帖最后由 xq19901211 于 2025-6-10 18:18 编辑

zigbee2005 发表于 2025-6-10 15:39
CDR，小环路锁相，大环路锁频，你这是个CPRI SerDes里面的电路？

大环路为啥要用这两个PI？在这两个PI之前时钟已经给PD了，PLL锁定后，PD就能找到最好的时钟，不需要PI1和PI2

用于基站的

xq19901211 · 发表于 2025-6-10 18:18:28

本帖最后由 xq19901211 于 2025-6-10 18:41 编辑

joeount 发表于 2025-6-10 16:08
这是通信里面的CDR，PI是为了找到数据恢复最好的时钟；PI1是Coarse select，PI2是fine select；最后恢复的 ...

在这两个PI之前时钟已经给PD了，PLL锁定后，PD就能找到最好的时钟，不需要PI1和PI2

PD的输出就是恢复的数据

xq19901211 · 发表于 2025-6-11 14:28:30

看上去是spread spectrum，不确定具体有啥用，各位大佬帮指点一二！

小胡好好学习 · 发表于 2025-6-11 14:58:43

phase interpolator,相位插值？

gjfds · 发表于 2025-6-11 15:24:00

本帖最后由 gjfds 于 2025-6-12 08:06 编辑

xq19901211 发表于 2025-6-11 14:28
看上去是spread spectrum，不确定具体有啥用，各位大佬帮指点一二！

有可能是展频或者实现小数分频，有一家ip经常这么干

xq19901211 · 发表于 2025-6-11 15:29:11

小胡好好学习发表于 2025-6-11 14:58
phase interpolator,相位插值？

是的

love1226 · 发表于 2025-6-12 17:29:22

PLL Loop的Pi就是小数分频，否则可能存在频偏，导致CDR环路失锁

xq19901211 · 发表于 2025-6-12 20:15:52

gjfds 发表于 2025-6-11 15:24
有可能是展频或者实现小数分频，有一家ip经常这么干

嗯，看上去第一个PI是小数分频，第二个PI是展频

账号		自动登录	找回密码
密码			注册

[求助] PLL PI功能