设为首页收藏本站

在线咨询切换到宽版

eetop公众号

创芯大讲堂

创芯人才网

快捷导航

搜帖子

EETOP 创芯网论坛 (原名：电子顶级开发网)»论坛 › IC 设计及制造（半导体、微电子） › 数字IC设计【ASIC|IC前端|FPGA】 › 数字IC设计资料(IC前端|FPGA|ASIC) › FPGA优化设计_2025

12 / 2 页下一页

返回列表发新帖

查看: 927|回复: 13

[原创] FPGA优化设计_2025

发表于 2025-6-1 22:40:41 | 显示全部楼层 |阅读模式

马上注册，结交更多好友，享用更多功能，让你轻松玩转社区。

您需要登录才可以下载或查看，没有账号？注册

×

Xilinx FPGA 优化设计

AMD FPGA设计优化宝典：面向Vivado System Verilog.7z

26.61 MB, 下载次数: 109 , 下载积分: 资产 -8 信元, 下载支出 8 信元

回复

使用道具举报

发表于 2025-6-2 06:28:50 | 显示全部楼层

Thanks

EETOP创芯人才网简历投递入口

回复支持反对

使用道具举报

发表于 2025-6-2 08:07:53 | 显示全部楼层

感谢分享

回复支持反对

使用道具举报

发表于 2025-6-2 08:32:47 | 显示全部楼层

Thanks

回复支持反对

使用道具举报

发表于 2025-6-2 09:59:49 | 显示全部楼层

谢谢楼主

EETOP创芯人才网简历投递入口

回复支持反对

使用道具举报

发表于 2025-6-2 10:02:14 | 显示全部楼层

感谢楼主分享！

EETOP创芯人才网职位发布入口

回复支持反对

使用道具举报

发表于 2025-6-2 11:16:36 | 显示全部楼层

非常實用，謝謝分享

EETOP创芯人才网简历投递入口

回复支持反对

使用道具举报

发表于 2025-6-2 16:46:42 | 显示全部楼层

感谢分享

EETOP创芯人才网职位发布入口

回复支持反对

使用道具举报

发表于 2025-6-3 04:00:43 | 显示全部楼层

Thanks for sharing

EETOP创芯人才网简历投递入口

回复支持反对

使用道具举报

发表于 2025-6-3 11:45:22 | 显示全部楼层

刚好需要啊

回复支持反对

使用道具举报

12 / 2 页下一页

返回列表发新帖

关闭

站长推荐 /1

X

手机版| 小黑屋| 关于我们| 联系我们| 隐私声明| EETOP 创芯网
( 京ICP备:10050787号京公网安备:11010502037710 )

GMT+8, 2025-7-9 13:29 , Processed in 0.148607 second(s), 7 queries , Gzip On, MemCached On.

eetop公众号

创芯大讲堂

创芯人才网

快速回复 返回顶部 返回列表