寄存器是否带复位

夏尔

    在项目中，寄存器带不带复位这一点影响很大吗？为什么总是看到有说要求寄存器控制类的带复位，数据类的不带？

Patrick0809

记得之前文章看过，贴出原文了，我就不复述了，怕自己理解有误。
1. 无复位寄存器的面积优势。带复位端口的寄存器需要额外的逻辑电路来实现复位功能，包括复位信号的输入、复位值的选择以及复位信号的驱动电路。根据查到的一些文章，考虑工艺节点和设计的具体实现带复位端口的寄存器通常比不带复位的寄存器面积增加5%到20%（之前在请教时得到的答复是，无复位寄存器约有不到10%的面积减小，不是很关键）。“例如，在一个典型的28nm工艺中，一个不带复位的D触发器可能占用约10μm²的面积，而带复位端口的D触发器可能占用11μm²到12μm²的面积。”
2. 无复位寄存器的功耗优势。这个是前司leader提到的最多的，这么高的无复位寄存器比例要求，主要也是出于功耗考虑。无复位寄存器的静态功耗（带复位端口的寄存器需要额外的晶体管来实现复位功能，这些晶体管在非复位状态下也会产生漏电流，从而增加静态功耗）和动态功耗（当复位信号切换时会驱动大量的寄存器，导致较大的电容充放电电流）均低于带复位寄存器，这个数值能查到的大约也在5%到15%之间，典型值记忆里是15%。
3. 无复位寄存器的布线优势。显而易见，复位信号通常是一个全局信号，需要连接到大量的寄存器。这种全局信号的布线会占用大量的布线资源，并增加布线的复杂度。无复位寄存器不需要复位信号，布线资源自然就释放出来很多。对于一个曾经调congestion调到脑袋疼的人而言，这项真实喜闻乐见。
4. 其他方面。这个是别人跟我提的，复位信号通常是一个高扇出信号，切换可能会引入噪声和干扰影响其他信号的完整性，这方面我没有什么经验所以就简单放在这里吧。

harry_hust

需不需要复位主要看逻辑设计中对寄存器初值是否敏感；
不带复位的寄存器，上电后初值可能是1也可能是0，对于控制寄存器来说，肯定就不受控了；
数据流一般不需要，但如果对数值敏感，也是需要复位的（比如除数为0就不合法）

夏尔

   

harry_hust 发表于 2025-5-27 10:16
需不需要复位主要看逻辑设计中对寄存器初值是否敏感；
不带复位的寄存器，上电后初值可能是1也可能是0，对 ...

嗯嗯，了解，不过我们在设计的时候都被要求要带复位，所以就没太get到不带复位的好处

harry_hust

   

夏尔 发表于 2025-5-28 08:43
嗯嗯，了解，不过我们在设计的时候都被要求要带复位，所以就没太get到不带复位的好处
...

纯物理对比的话，就面积小一点，但对于整个芯片来说就微乎其微了。
带复位的肯定是比不带更好。

夏尔

   

harry_hust 发表于 2025-5-28 10:00
纯物理对比的话，就面积小一点，但对于整个芯片来说就微乎其微了。
带复位的肯定是比不带更好。
...

好的好的，谢谢，这个问题我就不纠结了，除非公司特殊规定，否则都带复位

871370416

小规模无所谓，大规模的需要这样方便综合什么的

wmyuestc

模块复位的时候对寄存器复位即可，为啥寄存器单独带复位呢

夏尔

   

Patrick0809 发表于 2025-5-23 15:50
记得之前文章看过，贴出原文了，我就不复述了，怕自己理解有误。
1. 无复位寄存器的面积优势。带复位端口的 ...

赞

gavin99

一般不带。除非讲明白为什么需要带。
举个例子。需要复位的时候考虑：
复位的时候是给低电平还是高电平呢？
不同时钟下、不同位置的寄存器 的复位偏差怎么控制、保证呢？
不同模块之间，复位顺序、解复位顺序要求是什么呢？