在线咨询 切换到宽版
eetop公众号 创芯大讲堂 创芯人才网

 找回密码
 注册

手机号码,快捷登录

手机号码,快捷登录

搜帖子
查看: 505|回复: 4

[求助] N12 6T工艺 VIA0 alignment没对齐会出现什么问题

[复制链接]
发表于 2025-5-21 11:09:55 | 显示全部楼层 |阅读模式

马上注册,结交更多好友,享用更多功能,让你轻松玩转社区。

您需要 登录 才可以下载或查看,没有账号?注册

×
如题,我DRC跑出来并没有报VIA0有关的drc,但是icc2中可以看到有两个boundary tap cell VIA0是没对齐 via0 grid的。我的疑问是

(1) via0 没对齐会出什么问题
(2) via0 aliignment 跑PV的时候不会检查吗

                               
登录/注册后可看大图

发表于 2025-5-21 13:58:50 | 显示全部楼层
会有via0的drc
回复 支持 反对

使用道具 举报

 楼主| 发表于 2025-5-21 16:10:01 | 显示全部楼层


   
Cribug2022 发表于 2025-5-21 13:58
会有via0的drc



                               
登录/注册后可看大图
, PV DRC跑出来真没有这个drc
回复 支持 反对

使用道具 举报

发表于 2025-5-22 17:19:29 | 显示全部楼层
这些pin不能全在grid上,你第一个再就行了。check_legelity可以检查这种错误
回复 支持 反对

使用道具 举报

发表于 2025-5-30 15:49:01 | 显示全部楼层
你这里其实是放对了的,如果via0位置不对会错开半个filler1的宽度,filler会加不满
回复 支持 反对

使用道具 举报

您需要登录后才可以回帖 登录 | 注册

本版积分规则

关闭

站长推荐 上一条 /1 下一条

手机版| 小黑屋| 关于我们| 联系我们| 隐私声明| EETOP 创芯网
( 京ICP备:10050787号 京公网安备:11010502037710 )

GMT+8, 2025-7-10 12:56 , Processed in 0.074617 second(s), 8 queries , Gzip On, MemCached On.

eetop公众号 创芯大讲堂 创芯人才网
快速回复 返回顶部 返回列表