设为首页 收藏本站
在线咨询 切换到宽版
eetop公众号 创芯大讲堂 创芯人才网

 找回密码
 注册

手机号码，快捷登录

手机号码，快捷登录

搜帖子
EETOP 创芯网论坛 (原名：电子顶级开发网)»论坛 › IC 设计及制造（半导体、微电子） › 数字IC设计【ASIC|IC前端|FPGA】 › 数字IC设计讨论(IC前端|FPGA|ASIC) › formality 不认二维端口信号？
返回列表 发新帖
查看: 314|回复: 2

[原创] formality 不认二维端口信号？

[复制链接]
发表于 2025-5-16 18:50:07 | 显示全部楼层 |阅读模式

马上注册，结交更多好友，享用更多功能，让你轻松玩转社区。

您需要 登录 才可以下载或查看，没有账号？注册

×
设计中使用了二维端口信号，做formality时，报错了，formality不能认二维端口信号么？
回复

使用道具 举报

发表于 2025-5-19 10:25:12 | 显示全部楼层
https://blog.csdn.net/m0_56836274/article/details/144332779

看文章说明应该是不支持吧，还是要拆分
EETOP创芯人才网简历投递入口
回复 支持 反对

使用道具 举报

 楼主| 发表于 2025-5-22 13:25:48 | 显示全部楼层
解决了，在read 时，配置成sverilog即可
回复 支持 反对

使用道具 举报

返回列表 发新帖
高级模式
B Color Image Link Quote Code Smilies
您需要登录后才可以回帖 登录 | 注册

本版积分规则

关闭

站长推荐 上一条 /1 下一条

X

手机版| 小黑屋| 关于我们| 联系我们| 隐私声明| EETOP 创芯网
( 京ICP备:10050787号 京公网安备:11010502037710 )

GMT+8, 2025-7-9 13:48 , Processed in 0.112275 second(s), 8 queries , Gzip On, MemCached On.

eetop公众号 创芯大讲堂 创芯人才网
快速回复 返回顶部 返回列表