Check LUP.6如何解决

德润天合

具体报错：
LUP.6 { @ Any point inside NMOS source/drain space to the nearest PW STRAP in the same PW <= 30 um
        @ Any point inside PMOS source/drain space to the nearest NW STRAP in the same NW <= 30 um
        @ In SRAM bit cell region, the rule is relaxed to 40 um   
  PACT_CHECK_NON_SRAM NOT NSTP_OS
  PACT_CHECK_SRAM NOT (NSTP_OS OR NSTP_OS_SRAM)
  NACT_CHECK_NON_SRAM NOT PSTP_OS
  NACT_CHECK_SRAM NOT (PSTP_OS OR PSTP_OS_SRAM)
}


报错的区域如下图，这是一个nmos，我查到说增加PW，我尝试了一下但是还是报错

                               
登录/注册后可看大图

德润天合

                               
登录/注册后可看大图

fengrlove

你的PATP/PSUB ring呢？

胶地的游戏

就是管子太大的距离到衬底接地的地方

yuxidaliumang

那你小于30um了吗

qianLZ

在管子30um附近需要有个衬底 ，你加完衬底再跑DRC吧

德润天合

   

qianLZ 发表于 2025-5-16 09:43
在管子30um附近需要有个衬底 ，你加完衬底再跑DRC吧

请问是在NMOS的外围加了一个PW衬底将NMOS框住再进行DRC吗，我尝试了但是依然报错，

德润天合

   

fengrlove 发表于 2025-5-16 07:00
你的PATP/PSUB ring呢？

请问是在NMOS周围加一圈PSubGuarding吗，能否说得更清楚一些？

fengrlove

是的

德润天合

   

fengrlove 发表于 2025-5-16 10:58
是的

解决了，谢谢大神