在线咨询 切换到宽版
eetop公众号 创芯大讲堂 创芯人才网

 找回密码
 注册

手机号码,快捷登录

手机号码,快捷登录

搜帖子
查看: 433|回复: 2

[求助] 数字IC设计DC综合约束设置问题

[复制链接]
发表于 2025-5-15 23:46:36 | 显示全部楼层 |阅读模式
悬赏10资产未解决
在数字IC设计中,setup time 、hold time等设置多少合适,比如:SMIC180GP工艺,时钟跑100MHZ,内核1.8V,setup time 、hold time、最大电容、最大转换时间等约束条件设置多少合适呢?一般这些数值是根据什么来的,工艺库文件中是否提供相关的参考值?

发表于 2025-5-16 14:19:49 | 显示全部楼层
180 没接触过,setup hold 已经包含到lib中,无需设置; max_cap max_transistion 参考foundry 文档
回复

使用道具 举报

发表于 2025-5-19 09:20:30 | 显示全部楼层
这是工艺库的lib里带的,不同cell的也不一样
回复

使用道具 举报

您需要登录后才可以回帖 登录 | 注册

本版积分规则

关闭

站长推荐 上一条 /1 下一条

手机版| 小黑屋| 关于我们| 联系我们| 隐私声明| EETOP 创芯网
( 京ICP备:10050787号 京公网安备:11010502037710 )

GMT+8, 2025-7-12 02:09 , Processed in 0.110046 second(s), 6 queries , Gzip On, MemCached On.

eetop公众号 创芯大讲堂 创芯人才网
快速回复 返回顶部 返回列表