lvs版图电阻不对怎么解决急急急

19818782752 · 发表于 2025-5-10 00:08:31

您需要登录才可以下载或查看，没有账号？注册

×

登录/注册后可看大图

本人第一次进行LVS检查，这是最后四个错误啦！
请问这里我没有动过电阻，每次都是导入最新的CDL文件，为什么报错呢？是不是导出CDL电阻选项什么的（我猜的）有问题？感谢各位大佬指导

nuobeierjiang · 发表于 2025-5-10 07:59:41

IO里面的吗？

GoingtoStudy · 发表于 2025-5-10 12:36:49

有可能是串并联走线问题导致把好几块电阻识别错了？可以在中间的某处加几个金属电阻把信号线分开试试

19818782752 · 发表于 2025-5-10 23:11:19

nuobeierjiang 发表于 2025-5-10 07:59
IO里面的吗？

不是是带隙基准

19818782752 · 发表于 2025-5-10 23:12:49

GoingtoStudy 发表于 2025-5-10 12:36
有可能是串并联走线问题导致把好几块电阻识别错了？可以在中间的某处加几个金属电阻把信号线分开试试 ...

没有用啊

账号		自动登录	找回密码
密码			注册

[求助] lvs版图电阻不对怎么解决急急急