在线咨询 切换到宽版
eetop公众号 创芯大讲堂 创芯人才网

 找回密码
 注册

手机号码,快捷登录

手机号码,快捷登录

搜帖子
查看: 330|回复: 2

[原创] soc集成的时候含有vhdl代码文件,vcs编译报错

[复制链接]
发表于 2025-5-8 19:20:08 | 显示全部楼层 |阅读模式

马上注册,结交更多好友,享用更多功能,让你轻松玩转社区。

您需要 登录 才可以下载或查看,没有账号?注册

×
各位大神好,我在系统集成的时候,含有大部分模块都是verilog代码,有一个模块时vhdl代码,集成后用vcs仿真的时候提示,"IEEE lib库找不到",这是什么原因呢?


发表于 2025-5-8 21:54:09 | 显示全部楼层
verilog,vhdl都有的话,要分三步编译吧。用irun,xrun可以一次搞定
回复 支持 反对

使用道具 举报

发表于 2025-5-9 07:57:02 | 显示全部楼层
要在编译里加入synopsys_sim.setup文件,采用三步法编译
回复 支持 反对

使用道具 举报

您需要登录后才可以回帖 登录 | 注册

本版积分规则

关闭

站长推荐 上一条 /1 下一条

X

手机版| 小黑屋| 关于我们| 联系我们| 隐私声明| EETOP 创芯网
( 京ICP备:10050787号 京公网安备:11010502037710 )

GMT+8, 2025-7-9 03:28 , Processed in 0.112352 second(s), 8 queries , Gzip On, MemCached On.

eetop公众号 创芯大讲堂 创芯人才网
快速回复 返回顶部 返回列表