设为首页收藏本站

在线咨询切换到宽版

eetop公众号

创芯大讲堂

创芯人才网

快捷导航

搜帖子

EETOP 创芯网论坛 (原名：电子顶级开发网)»论坛 › IC 设计及制造（半导体、微电子） › 数字IC设计【ASIC|IC前端|FPGA】 › 数字IC设计讨论(IC前端|FPGA|ASIC) › Dc综合时序异常，怎么处理

返回列表发新帖

查看: 176|回复: 1

[求助] Dc综合时序异常，怎么处理

发表于 2025-4-27 15:40:23 来自手机 | 显示全部楼层 |阅读模式

马上注册，结交更多好友，享用更多功能，让你轻松玩转社区。

您需要登录才可以下载或查看，没有账号？注册

×

在综合时，发现时序结果较差，发现是，某些cell的，cap和tran 比较大导致的，在综合时需要怎么设置呢，

回复

发表于 2025-4-27 16:55:28 | 显示全部楼层

看看fanout多大，是不是被dont touch了？

回复支持反对

返回列表发新帖

手机版| 小黑屋| 关于我们| 联系我们| 隐私声明| EETOP 创芯网
( 京ICP备:10050787号京公网安备:11010502037710 )

GMT+8, 2025-5-24 08:29 , Processed in 0.027996 second(s), 4 queries , Gzip On, Redis On.

eetop公众号

创芯大讲堂

创芯人才网

快速回复 返回顶部 返回列表