Cadence数模混合仿真问题求助

ygkkgg

大佬们，本人在使用Cadence的AMS仿真器时发现问题如下：

在AMS仿真时，使用仿真器的Interactive模式时，Verilog模块输出端口能够输出正确的信号，但是使用仿真器的Batch模式时，Verilog模块输出端口仿真结果为高阻态，请问一下各位大佬这个问题该怎么解决。