dsm adc理想电路模型搭建出现三次、五次谐波怎么减小

Alantle · 发表于 2025-4-7 21:46:54

您需要登录才可以下载或查看，没有账号？注册

×

目前使用运放和比较器，理想开关
运放用的理想运放，带宽大于四倍Fs，Fs为102.4M，Fb为200k；运放增益大于80dB
比较器使用verilogA写的，比较的结果无误。
应该就是这两块地方有问题，但是查不出来，有大佬指点一下吗？

Alantle · 发表于 2025-4-9 10:37:34

目前在修改非交叠时钟、调整理想运放及仿真精度，增加到不到14bits

账号		自动登录	找回密码
密码			注册

[原创] dsm adc理想电路模型搭建出现三次、五次谐波怎么减小