AMS仿真无法查看数字模块输出节点电压

wax_analog

SMIC180BCDE工艺，virtuoso中导入Verilog代码的模块后，发现该数字模块的输出端口电压无法在ADE L中绘制出来，但是模拟部分的电路输出功能是正常的，尝试了在数字输出模块部分加上理想和数字库中的buffer但是仍然卡不到，查看仿真结果报错信息如下：

想请教一下是我仿真器设置的问题，还是说AMS的Trans仿真就是看不到verilog导入的Function模块的电压信息。

烙艾西

数字电路部分用了Verilog语言以后,输出输入都是显示0或者1,表示信号不能表示电压或者电流。
1) 如果你想要输出电流,必须在Verilog模块的输出口VOUT强行接入一个电阻Rout,电阻的一端接地一端接VOUT。
2) 在Virtuoso中设定插入一个D/A变换器(D2A),并且在D2A中设定你希望将数字1变成的电压值,如1.0(V)或者3.3(V)等。
3)打开Virtuoso中信号输出设定,打开电流部分(一般为了节省内存,电流输出被缺省设定为关闭)。
4)从新执行一次仿真,应该可以看到电流波形了。电流值应该是Vout/Rout值。

wax_analog

   

烙艾西 发表于 2025-4-5 13:52
数字电路部分用了Verilog语言以后,输出输入都是显示0或者1,表示信号不能表示电压或者电流。
1) 如果你想要 ...

明白了，多谢