PLL锁定后纹波太大问题

骑着小猪看夕阳 · 发表于 2025-4-1 17:45:32

您需要登录才可以下载或查看，没有账号？注册

×

我正在做一个SSPLL（亚采样锁相环），如图1所示是该PLL的锁定过程。
但是发现锁定后纹波比较大，如图2所示，有十几毫伏的纹波

如图3是放大后的Vctrl电压以及UP和DN信号。
请问纹波可能是哪里产生的呢？有什么解决方法吗？恳请大家解惑

lockheed123 · 发表于 2025-4-1 19:13:43

整数还是小数锁相环？小数的话是正常的。

骑着小猪看夕阳 · 发表于 2025-4-1 19:15:17

lockheed123 发表于 2025-4-1 19:13
整数还是小数锁相环？小数的话是正常的。

整数的

AnalogRfArtist · 发表于 2025-4-1 20:47:32

UP和DN电流失配多少？环路滤波器几阶的呢

骑着小猪看夕阳 · 发表于 2025-4-1 21:10:01

AnalogRfArtist 发表于 2025-4-1 20:47
UP和DN电流失配多少？环路滤波器几阶的呢

感谢回复！！UP和DN电流我看静态匹配时只有nA级别，瞬态的时候电流匹配也还不错。环路滤波器是三阶的

账号		自动登录	找回密码
密码			注册

[求助] PLL锁定后纹波太大问题