小白求助

社会科学家 · 发表于 2025-3-9 20:31:24

您需要登录才可以下载或查看，没有账号？注册

×

想问一下大家，有没有遇到这种情况，我尝试搭了一个反相器电路，从sim.18器件库中的vpulse输出是这样的，这是什么原因，如何修正？

微信截图_20250309202954.png

In-lucky · 发表于 2025-3-9 20:54:25

vpulse不是从anloglib库里面的吗，而且你VSS是多少

关寸舟 · 发表于 2025-3-9 21:46:02

conservative?

社会科学家 · 发表于 2025-3-9 22:52:40

In-lucky 发表于 2025-3-9 20:54
vpulse不是从anloglib库里面的吗，而且你VSS是多少

谢谢您的回复，vpulse的确是库里面的，是我的器件搞错了，应该是symbol，但是我搞成其他的了，已解决

社会科学家 · 发表于 2025-3-9 22:53:28

关寸舟发表于 2025-3-9 21:46
conservative?

谢谢您的回复，是我的器件搞错了，应该是symbol，但是我搞成其他的了

账号		自动登录	找回密码
密码			注册

[求助] 小白求助