设为首页 收藏本站
在线咨询 切换到宽版
eetop公众号 创芯大讲堂 创芯人才网

 找回密码
 注册

手机号码，快捷登录

手机号码，快捷登录

搜帖子
EETOP 创芯网论坛 (原名：电子顶级开发网)»论坛 › IC 设计及制造（半导体、微电子） › Analog/RF IC 设计 › Analog/RF IC 设计讨论 › AMS仿真verilog写的计数器
返回列表 发新帖
查看: 504|回复: 0

[求助] AMS仿真verilog写的计数器

[复制链接]
cyplay
发表于 2025-3-6 13:12:07 | 显示全部楼层 |阅读模式
悬赏10资产未解决

                               
登录/注册后可看大图

                               
登录/注册后可看大图
在cadence里跑Verilog写的计数器,用AMS仿真,我给输入电压2V，计数器功能就会紊乱,给1V就正常,为什么呢，数字不应该只分高低逻辑电平吗  为什么输入电压给到2V功能就紊乱了  而且只有A（最低位）

回复

举报

返回列表 发新帖
高级模式
B Color Image Link Quote Code Smilies
您需要登录后才可以回帖 登录 | 注册

本版积分规则

手机版| 小黑屋| 关于我们| 联系我们| 隐私声明| EETOP 创芯网
( 京ICP备:10050787号 京公网安备:11010502037710 )

GMT+8, 2025-5-24 15:57 , Processed in 0.165027 second(s), 5 queries , Gzip On, Redis On.

eetop公众号 创芯大讲堂 创芯人才网
快速回复 返回顶部 返回列表